This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

(19) 日本国特許庁(JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平6-110684

(43)公開日 平成6年(1994)4月22日

(51) Int. C1. 5

識別記号 庁内整理番号 ·FI

技術表示箇所

G06F 9/38 330 B 9193-5B

. 370 X 9193-5B

請求項の数12 審查請求 有

(全35頁)

(21)出願番号

特顧平5-162902

(22)出顧日

平成5年(1993)6月30日

(31) 優先権主張番号 928851

(32)優先日

1992年8月11日

(33)優先権主張国

米圀(US)

(71)出願人 390009531

インターナショナル・ビジネス・マシーン

ズ・コーポレイション

INTERNATIONAL BUSIN

ESS MASCHINES CORPO

RATION

アメリカ合衆国10504、ニューヨーク州

アーモンク (番地なし)

(72)発明者 フィリップ ジョージ エマ

アメリカ合衆国 06811 コネチカット州

ダンベリー フォックス デン ロード

28

(74) 復代理人 弁理士 谷 義一 (外3名)


最終頁に続く

(54)【発明の名称】スーパスカラ処理システムおよび方法

(57)【要約】

【目的】 同時に予測を行う。

【構成】 前のプランチ命令のプランチアドレスからス トアアドレスを生成し、マルチブランチヒストリテーブ ルのエントリであって、前のブランチ命令に対応するエ ントリであり、しかも、ブランチアドレスを含むととも に、複数のブランチ命令のそれぞれの前の目標アドレス を含むエントリを前記ストアアドレスを用いてストア し、エントリをマルチプランチヒストリテーブルから検 索し複数のブランチ命令のそれぞれに対して、前記エン トリの前の目標アドレスを前記予測された未来目標アド レスとして適用する。



【特許請求の範囲】

【請求項1】 複数のブランチ命令に対してそれぞれ未 来目標アドレスを同時に予測する方法であり、前記複数 のプランチ命令が前の実行で前のプランチ命令に順次従 った方法であって、

前記前のプランチ命令のプランチアドレスからストアア ドレスを生成するステップと、

マルチブランチヒストリテーブルのエントリであって、 前記前のプランチ命令に対応するエントリであり、しか も、プランチアドレスを含むとともに、前記各プランチ 10 命令の前の目標アドレスを含むエントリを前記ストアア ドレスを用いてストアするステップと、

前記エントリを前記マルチプランチヒストリテーブルか ら検索するステップと、

前記各プランチ命令に対して、前記エントリの前の目標 アドレスを前記予測された未来目標アドレスとして適用 するステップとを備えたことを特徴とする方法。

【請求項2】 スーパスカラプロセッサの命令キャッシュに結合されたシステムであり、複数のブランチ命令を同時に予測し、前記予測を用いて、前記命令キャッシュに置かれる命令のブランチグループを取り出すシステムであって、

- (a) 第1の複数のプランチ命令の目標アドレスを、前記 第1の複数のプランチ命令の実行ヒストリに基づき同時 に予測する1次マルチプランチヒストリテーブル手段 と、
- (b) 該1次マルチブランチヒストリテーブル手段に対して少なくとも1ブランチ命令だけ遅れ、第2の複数のブランチ命令の目標アドレスを、前記第2の複数のブランチ命令の実行ヒストリに基づき同時に予測し、前記1次 30マルチブランチヒストリテーブル手段による予測に際してダイバーゼンスを検知するために用いられる2次マルチブランチヒストリテーブル手段と、
- (c) 該2次マルチプランチヒストリテーブル手段と前記 1次マルチプランチヒストリテーブル手段とに結合され、該1次マルチブランチヒストリテーブル手段による 予測と、前記2次マルチプランチヒストリテーブル手段 による予測とを比較し、ダイバーゼンスを検知する比較 手段と、
- (d) 前記1次マルチプランチヒストリテーブル手段と前 40 記2次マルチプランチヒストリテーブル手段とに結合され、前記1次マルチプランチヒストリテーブル手段と前記2次マルチプランチヒストリテーブル手段の前記実行ヒストリを、スーパスカラプロセッサにより実行されたプランチ命令の系列の結果に基づき更新する更新手段とを備えたことを特徴とするシステム。

【請求項3】 請求項2に記載のシステムにおいて、前 記1次および第2マルチブランチヒストリテーブル手段 は、それぞれ、マルチブランチヒストリテーブルを備 え、該マルチブランチヒストリテーブルのエントリは、 前に実行されたプランチ命令に対応し、前配前に実行されたプランチ命令の次の複数のプランチ命令のプランチ および目標アドレスを前の実行から指定することを特徴 とするシステム。

【請求項4】 請求項2に記載のシステムにおいて、前 記更新手段は、

- (e) 前記1次マルチプランチ予測手段による予測を表す アドレスを保持する1次保留予想待ち行列と、
- (f) 前記2次マルチプランチ予測手段による予測を表す アドレスを保持する2次保留予想待ち行列と、
- (g) 前配スーパスカラにより実際行われるプランチを表すアドレスを保持する更新待ち行列と、
- (h) 眩更新待ち行列に保持された前記アドレスと、前記 1次および2次保留予想待ち行列に保持された予測を表 す前記アドレスとを比較し、前記1次および2次プラン チヒストリテーブルにそれぞれ対する不必要な更新をフィルタアウトする第2比較手段とを備えたことを特徴と するシステム。

【請求項5】 複数のブランチ命令を同時に予測し、多 重性の高い命令をデコードし実行するプロセッサより用 いるため、その予測を用いて複数の非結合命令系列を同 時に取り出すシステムであって、

- (a) 前記プロセッサに結合され、少なくとも2つのブランチを行う命令の系列を記述するレコードを受信する更新待ち行列であって、前記レコードは少なくとも3つのアドレスを有し、前記複数のアドレスは前記複数のブランチを行う命令により接続された複数の非結合命令系列を識別し、前記複数のアドレスは第1部分および第2部分を含み、前記第1部分は開始アドレスであり、前記第2アドレスは残りの複数のアドレスであり、前記第1部分は第1命令系列を識別し、前記第2部分は前記複数の非結合系列の残りの複数の命令系列を識別する更新待ち行列と、
- (b) 前記更新待ち行列に結合されたマルチブランチヒストリテーブルであって、前記更新待ち行列からの前記レコードを受信し、しかも、前記レコードの前記第2部分を、将来使用するため、前記マルチブランチヒストリテーブルの場所であって、前記レコードの前記第1の部分により決定された場所にストアするマルチブランチヒストリテーブルと、
- (c) 前記プロセッサと前記マルチブランチヒストリテーブルに結合され、前記プロセッサからの命令アドレスを受信する事前取り出しアドレスレジスタであり、前記レコードの前記前にストアされた第2部分の前記マルチブランチヒストリテーブルからの読み出しを、前記命令アドレスに対応してイネーブルにする事前取り出しアドレスレジスタであって、前記前にストアされた前記第2部分が前記プロセッサにより受信される事前取り出しアドレスレジスタと、
- 50 (d) 前記マルチプランチヒストリテーブルと前記事前取

り出しアドレスレジスタに結合された保留予想待ち行列 であって、前記事前取り出しアドレスレジスタからの前 記命令アドレスを、前記マルチブランチヒストリテーブ ルからの前記読み出しを用いて受信しストアする保留予 想待ち行列であり、前記命令アドレスは前記読み出しを 有するとともに、前記プロセッサにより前に実行された 複数の非結合命令系列を識別する複数のアドレスよりな り、前記複数がヒストリのレコードである保留予想待ち 行列と、

(e) 前記保留予想待ち行列と前記更新待ち行列とに結合 され、前記保留予想待ち行列からの前記ヒストリのレコ ードと、前記更新待ち行列により受信された前記レコー ドとを比較する比較器であって、前記保留予想待ち行列 からの前記ヒストリのレコードと、前記更新待ち行列に より受信された前記レコードとが一致しない場合にの み、前記更新待ち行列により受信された前記レコードを 前記更新待ち行列にストアすることができるシグナルを 供給する比較器とを備えたことを特徴とするシステム。 【請求項6】 請求項5に記載のシステムにおいて、

前記プロセッサからの前記命令アドレスと前記マルチブ ランチヒストリテーブルからの前記読み出しの部分を受 信するセレクタ手段であって、前記プロセッサからの前 記命令アドレスか、あるいは、前記読み出しの前記部分 かのいずれかを選択し、しかも、前記選択を前記事前取 り出しアドレスレジスタに経路指定するセレクタ手段を さらに備えたことを特徴とするシステム。

【請求項7】 複数のブランチ命令を同時に予測し、多 **重性の高い命令をデコードし実行するプロセッサにより** 用いるためその予測を用いて複数の非結合命令系列を同 時に取り出すシステムであって、

第1の複数のブランチを予測するための1次マルチブラ ンチヒストリテーブルと、

第2の複数のプランチを予測するための2次マルチブラ ンチヒストリテーブルであって、前記第2の複数のブラ ンチが前記第1の複数のブランチからの少なくとも1つ のブランチ命令によりオフセットされる2次マルチブラ ンチヒストリテーブルと、

前記第1の複数の予測されたブランチが正しいか否かを 判定する手段と、

前記第1の複数の予測されたブランチが正しい場合、前 40 記第1の複数の予測されたプランチを選択する手段とを 備えたことを特徴とするシステム。

【請求項8】 請求項7に記載のシステムにおいて、前 記1次マルチブランチヒストリテーブルは、

第1の1次プランチグループと第2の1次プランチグル ープをそれぞれ含むエントリと、

前記1次プランチグループを、前記第1の1次プランチ グループからの目標アドレスか、あるいは、前記1次マ ルチブランチヒストリテーブルからの前記第2の1次ブ ランチグループからの目標アドレスに基づき、選択する 50

手段とを備えたことを特徴とするシステム。

【請求項9】 請求項7に記載のシステムにおいて、前 記判定手段は、前記1次マルチプランチヒストリテーブ ルからの前記選択されたエントリの第2の1次プランチ グループと、前記2次マルチプランチヒストリテーブル からの前配選択されたエントリの第1の2次プランチグ ループとを比較する手段を備えたことを特徴とするシス テム。

【請求項10】 請求項7に記載のシステムにおいて、 前記選択手段は、

前記1次マルチプランチヒストリテーブルからの前記選 択されたエントリの前記第2の1次プランチグループ と、前記第2のマルチブランチヒストリテーブルからの 前記選択されたエントリの前記第1の2次プランチグル ープとを比較した結果、等しい場合、前記選択されたエ ントリを、前記1次マルチプランチヒストリテーブルか ら選択する手段と、

前記1次マルチプランチヒストリテーブルからの前記選 択されたエントリの前記第2の1次プランチグループ と、前記第2のマルチプランチヒストリテープルからの 前記選択されたエントリの前記第1の2次プランチグル ープとを比較した結果、等しくない場合、前記選択され たエントリを、前記2次マルチプランチヒストリテーブ ルから選択する手段とを備えたことを特徴とするシステ

【請求項11】 複数のブランチ命令を同時に予測し、 多重性の高い命令を同時にデコードし実行するプロセッ サにより用いるため、前記複数の予測を用いて、複数の 非結合命令系列を取り出す方法であって、

- (1) 前記プロセッサに結合された更新待ち行列の少なく とも2つのブランチを行う命令を記述する記録を受信す るステップであって、前配レコードは少なくとも3つの アドレスを備え、前記複数のアドレスは前記複数のブラ ンチを行う命令により接続される複数の非結合命令系列 を識別し、前記複数のアドレスは第1部分と第2部分を 含み、前記第1部分は開始アドレスであり、前記第2部 分は残りの複数のアドレスであり、前配第1部分は第1 命令待ち行列を識別し、前記第2部分は前記複数の非結 合命令待ち行列のうちの複数の残りの命令待ち行列を識 別するステップと、
 - (2) 前記更新待ち行列に結合され、マルチプランチヒス トリテーブルの前配更新待ち行列からの前記レコードを 受信し、将来使用するため、前記レコードの前記部分 を、前記マルチブランチヒストリテーブルの場所であっ て、前記レコードの前記第1部分により決定された場所 にストアするステップと、
 - (3) 前記プロセッサからの命令アドレスを事前アドレス レジスタで受信するステップであって、前記レコードの 前記前にストアされた第2部分の前記マルチプランチヒ ストリテーブルからの読み出しをイネーブルにし、前記

前にストアされた第2部分が前記プロセッサにより受信 されるステップと、

- (4) 前記事前取り出しアドレスレジスタからの前記命令 アドレスを、前記マルチプランチヒストリテーブルから の前記読み出しとともに保留予想待ち行列にストアする ステップであって、前記命令アドレスは、前記読み出を 有するとともに、前記プロセッサにより前に実行された 複数の非結合命令系列を識別する複数のアドレスよりな るステップと、
- (5) 前記ヒストリのレコードと前記更新待ち行列により 受信された前記レコードとを比較器で比較し、しかも、 前期保留予想待ち行列からの前記ヒストリのレコード と、前記更新待ち行列により受信された前記レコードと が一致しない場合にのみ、前記待ち行列により受信され た前記レコードを前記更新待ち行列にストアすることが できるシグナルを供給するステップとを備えたことを特 徴とする方法。

【請求項12】 請求項11に記載の方法において、

- (6) 前記プロセッサからの前記命令アドレスと、前記マ ルチプランチヒストリテーブルからの前記読み出しの部 分とを受信するステップと、
- (7) 前記プロセッサからの前記命令アドレスか、あるい は前記読み出しの前記部分のいずれかを選択するステッ プと、
- (8) 前記選択を前記事前取り出しアドレスレジスタに経 路指定するステップとをさらに備えたことを特徴とする 方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、一連のプランチ結果を 動的かつ同時に予測するシステムおよび方法に関する。 特に、本発明は、一連の複数非結合命令セグメントを予 測するシステムおよび方法であって、しかも、複数命令 を並列にデコードし実行することができるスーパスカラ プロセッサに命令系列を供給する並列記憶システムに対 し、命令取り出しアドレスの対応する多重性を生成する システムおよび方法に関する。

【0002】なお、本明細書の記述は本件出願の優先権 の基礎たる米国特許出願第07/928, 851号の明 細書の記載に基づくものであって、当該米国特許出願の 番号を参照することによって当該米国特許出願の明細書 の記載内容が本明細書の一部分を構成するものとする。

[0003]

【従来の技術】適正な命令フローでは、命令は順次デコ 一ドされる。すなわち、命令は記憶装置の順次記憶場所 から取り出されデコードされる。ブランチ命令はこの命 令フローを混乱させる命令である。すなわち、ブランチ により、順次パス上でのデコーディングが中止され、配 憶装置の新しい記憶場所から再開される。記憶装置の新 しい記憶場所はブランチ目標アドレスと呼ばれる。命令 50 令付きブランチ命令が取られないときでさえ、この例の

呼び出しが他の命令のデコーディングと実行とにオーバ ラップするので、プランチによりパイプラインパフォー マンスが低下する。

【0004】例えば、ステージが、i)命令デコード (D ECで示す)、ii) オペランドアドレスに対するアドレ ス生成、プランチ命令の場合は、プランチ目標アドレス に対するアドレス生成、iii)オペランドを取り出すため のキャッシュアクセス (CACHEで示す)、プランチ 命令の場合は、プランチ目標命令を取り出すためのキャ 10 ッシュアクセス、iv) 入力オペランドに対する機能オペ レーションを、命令による指定通りに行う実行(EXE Cで示す)であるパイプラインを考察する。図7はこの パイプラインの命令フローの一例を示す。

【0005】図7に示すように、新しい命令を各サイク ルでデコードして、4つの命令を同時にオペレーション の幾つかのフェーズにすることができる。例えば、サイ クル#4では、命令11-14は全てパイプラインによ り処理される。プランチ命令がサイクル#5でデコード されたとき、デコーディングが停止される。プランチ目 標アドレスをAGENにより計算しなければならない。 しかも、目標命令がパイプラインに入る前に、(TAR Gで示す) 目標命令CACHから取り出さなければなら ない。

【0006】この例では、プランチ命令(BR)によ り、2つの空のスロットがパイプラインに生じる。これ らのスロットは図7のEXECフェーズのサイクル9お よびサイクル10の間に現れる。これらのサイクルで は、プロセッサにより有用なワークが行われておらず、 よって、これらのサイクルでは、パフォーマンスが低下 30 する。

【0007】この例で用いた特定のプランチ命令は、最 も重大でないプランチ命令である。このプランチ命令は 無条件プランチと呼ばれる。というのは、このプランチ 命令は、無条件で、プランチ命令 (BR) から目標命令 (TARG) に転送されるからである。すなわち、ブラ ンチ命令がデコードされたとき、制御がTARGに転送 されることは公知である。パフォーマンスのコストがか かるブランチ命令は、条件付き命令である。この命令 は、ある条件が成立した場合にのみ、TARGへの制御 転送を指定する。この条件は、通常、そのプランチの前 の幾つかの命令の結果により判定される。

【0008】上述した例では、条件付きブランチ命令に より、サイクルという適正なペナルティがさらに1つ課 されることになるであろう。というのは、条件付きプラ ンチは、制御がTARGに転送されるか否かを判定する ため、実行(EXEC)を完了しなければならない。制 御がTARGに転送されないとEXECにより判定され た場合、ブランチ後にデコードされた命令はそのブラン チ後の (アドレスが) 次の順次命令である。従って、命

プランチに関連して3サイクルだけ適正に遅延する。

【0009】条件付きブランチ命令が取られないことをデコードタイムで判定することができる場合、そのブランチ命令に関してペナルティはないことに注意すべきである。すなわち、次の順次命令を、そのブランチ命令のデコード直後にデコードすることができることに注意すべきである。しかし、そのブランチ命令がとられたことがデコードタイムに判定された場合、2つのサイクルペナルティがそのブランチに関連する。すなわち、目標アドレスを生成しなければならない。そして、目標命令を取り出さなければならない。しかし、ブランチが実行されるサイクルは省かれる。

【0010】条件付きブランチの結果をデコードタイムで予測しようとする機構は、「デコードタイム」予測機構と呼ばれる。このような機構が正確に予測する場合は、行わ(taken) れないブランチに対して3つのサイクルが省かれ、上述したパイプラインで行われたブランチに対して1つのサイクルが省かれる。1つの特定の型のデコードタイムの予測は、米国特許第4,477,872号(発明者: Losq 他)と米国特許第4,430,706号(発明者: Sand)に記述されたように、「デコードヒストリテーブル」と呼ばれる。

【0011】DHTはエントリのテーブルである。ここ で、ブランチ命令のアドレスを構成する複数ピットに対 する変換 (ハッシュまたは切り捨て) に基づき、エント リにアクセスされる。エントリ自身は単一のピットを備 えている。最後にプランチ命令が実行されたとき、対応 するブランチ命令がとられた場合、そのピットはセット され、他方、対応するプランチ命令がとられない場合、 そのピットはセットされない。条件付きブランチ命令が 30 デコードされたとき、ブランチ命令のアドレスを用いて DHFにアクセスされる。DHTエントリがセットされ た場合、ブランチがとられたことが予想(guess) され、 目標アドレスが生成され、そして、目標命令が取り出さ れ、そのブランチ命令がデコードされた後の第3サイク ルでデコードされる (よって、1サイクルだけ遅延して 保管される)。 DHTエントリがセットされない場合 は、そのブランチが行われないことが予想される。次の 順次命令はブランチ命令のデコード後のサイクルでデコ ードされる。DHTが誤って予測されたことが分かる (すなわち、その予測と、EXECで計算されたプラン チ結果とが一致しない)場合、対応するエントリは訂正 される。 従って、デコードタイム予測機構は、行われ ないプランチと関係する全てペナルティを回避する機会 を提供し、同様に、行われたプランチに対する実行タイ ムペナルティ (典型的には、1サイクル) を回避する機 会が提供される。ブランチペナルティの減少が、用いら れた特定デコードタイム機構の精度に依存する。しか し、100%の精度を有するデコードタイム機構でも、プラ ンチペナルティを全て除去することはできない。

【0012】特に、ブランチが行われたときはいつでも、ペナルティは目標アドレスを生成し、目標命令を取り出す時間に等しくなる。そのため、ブランチペナルティを減少させる唯一の方法は、ブランチ命令が実際にデューダと遭遇する前に、とられたブランチを予想(anticipate)し、目標命令を取り出すことである。このことを行おうとする機構は、「事前取り出しタイム予測機構」と呼ばれる。

【0013】上述したことで明らかであるが、自治権のある事前命令取り出しエンジンが存在するものと仮定している。事前取り出しタイム予測機構が存在しない場合は、単一の事前取り出しエンジンは、i) 順次命令アドレスをステップスルー(step through)するのに用いる単一のインクリメンタと、ii) 命令デコーダによりデコードされる順次命令を保持する命令パッファと、iii)インクリメンタにより生成される順次アドレスを用いて命令の順次プロックをキャッシュから取り出し、その順次プロックを命令パッファに置く手段と、iv) 取り出されたブランチ命令の場合に、新しい開始アドレス (例えば、ブランチ目標アドレス) をインクリメンタに供給するプロセッサのための手段とを備えることができる。

【0014】「自治権がある」ということは、事前取り 出しエンジンが自由走行し、命令デコーダから比較的独 立していることを意味する。よって、行われたプランチ がない場合は、命令バッファは、命令デコーダによりデ コードされる次の順次命令を常に含むことになり、正確 に予想(guess) された条件付きブランチであって、行わ れないプランチに対してペナルティはないことになる。 【0015】事前取り出しタイム予測機構は、(デコー ドタイム機構とは対象的なものであり、デコーダに関連 してオペレートする) 事前取り出しエンジンに組み込ま れた機構である。事前取り出し機構は、自治権を有した まま、行われることが予測されたプランチの事前取り出 しを行った直後に、事前取り出し命令をプランチ目標パ スにリダイレクトしなければならない。 そうすることに より、事前取り出しタイム機構は、ブランチ命令がデコ ードされたときに、命令バッファがブランチ目標命令を 含むことを保証する。この試みが成功した場合、ブラン チ目標命令をデコード命令またはプランチ命令直後にデ 40 コードすることができる。従って、事前取り出しタイム 機構は、正確に予測したとき、行われたプランチに対し てさえ、全てのブランチペナルティを除去する。

【0016】全てではないが、大部分の事前取り出しタイム予測機構は、米国特許第 3,559,183号に最初に記述された「プランチヒストリテーブル」(発明者: Sussenguth) の対する変形である。これは、上述したデコードヒストリテーブルの事前タイムに類似するものである。すなわち、BHTはエントリのテーブルである。ここで、事前取り出しが行われている命令のブロックのアド レスを構成するビットに対する変換(ハッシュまたは切

と、実行タイム(EXEC)とに存在する。

とができる3つの時点が存在する。これらの時点とは、 デコードタイム(DEC)と、アドレス生成タイム(AGEN)

10

【0021】デコードタイム(DEC) では、BWGは2つ の方法のうちの1つで明らかにすることができる。第1 に、デコーダが無条件に行われたプランチに遭遇する が、BHTがこのプランチを示さない場合、BHTが誤 ったことが知られる。この時点での適正なアクションは 公式にそのプランチを実行することであり、しかも、新 しいBHTエントリを作成し、プランチの存在を示すこ とである。第2に、BHTが所定のアドレスで行われた ブランチを示すが、このアドレスでデコードされた命令 がプランチ命令でない場合、BHTがエラーであること が知られる。この時点での適正なアクションは、違反(o ffending) エントリをBHTから削除し、そのエントリ の存在により影響された命令を事前に取り出す際にリダ イレクションをアポートすることである。後者の例で は、コードにプランチ命令がないときの命令事前取り出 しをリダイレクトすることによるペナルティのサイクル を、BHTにより生じさせることができることに注意す べきである。

【0022】アドレス生成タイム(AGEN)にて、生成された目標アドレスがBHTにより予測され(しかも、ブロセッサで待ち行列化され)た目標アドレスと同一でないか否かを、BWGは明らかにする。この時点での適正なアクションは、BHTエントリの目標アドレスを訂正し、誤った目標パスに向けられた命令事前取り出しを打ち切り、適正な目標パスに向けられた命令事前取り出しをリダイレクトすることである。

0 【0023】実行タイム(EXEC)にて、BWGの原因となることができるプランチのみが、条件付きプランチである。というのは、プランチ条件のレゾリューション(resolution)がEXECの間でパフォームされるからである。BHTがこのようなことを示さないとき、ブランチが行なわれることをEXECが判定する場合か、あるいは、プランチが行われたことをBHTが示すとき、プランチが行われないことをEXECが判定する場合に、BWGが生じる。いずれの場合でも、適正なアクションはBHTを更新し、プランチの新しいアクションを示すとしともに、新しいアクションに従って命令事前取り出しをリダイレクトすることである。

【0024】これまでのところは、命令を1つづつデコードするパイプラインプロセッサに説明を限定した。ブランチ命令はパイプラインフローを崩壊させる崩壊力であることは明白であり、しかも、ヒストリ型予測機構がプランチに起因する遅延の多くを削除することができることは明白である。

uess) 」という用語と「予測」という用語は置換可能で 【0025】スーパスカラブロセッサでは、命令の多重あり、その分野では同義語である。) ブロセッサパイブ 性が同時にデコードされる(例えば、Johnson, M., Supラインには、BWG(branch-wrong-guess)を検知するこ 50 erscalar Microprocessor Design, Prentice Hall, Chap

り捨て)に基づきエントリにアクセスされる。

【0017】次の3つの理由により、エントリ自身はDHTエントリよりはるかに複雑である。第1の理由としては、BHT機構は事前取り出しタイムにて「盲滅法」でオペレートする。すなわち、これらのブロックの内容を試験することができるという利点もなく、すなわち、命令デコーダの支援がなく命令のブロックを取り出すだけだからである。第2の理由は、非常に重要なことであるが、取り出しクォンタムが命令境界に必ずしも位置合わせしていない命令のブロックである。そのため、複数命令と命令フラグメントを含むことができる。取り出しクオンタムは単一の命令ではない。第3の理由は、BHT機構はブロック内に行われたブランチが存在することを予測したときは、BHT機構は予測目標アドレスを出力しなければならない。

【0018】従って、BHTエントリは、命令の関連するブロックが行われたブランチを含むことを、ブロセッサがそのブロック内の行われたブランチに以前に遭遇したことに基づき、識別することができなければならない。さらに、BHTエントリは、ブロック内のどこに値行われたブランチ命令が駐在するかを識別することができなければならない。というのは、ブロックが入力された場所により、すなわち、現ブランチアクティビティにより、特定のブランチ命令が現命令取り出しに関係することができるか、あるいは関係することができないかからである。最後に、ブランチ目標アドレスを指定し、その結果、特定のブランチが現事前取り出しアクティビティに関係する場合、事前取り出しを直ちに目標パスにリダイレクトすることできなければならない。

【0019】ブランチを行うブランチ命令にプロセッサが遭遇したとき、そのプロセッサはブランチのアドレスに基づきBHTエントリを作成する。エントリ自身はブランチ目標アドレスを含むことになる。そのブランチを含むコードの特定のセクションに再び遭遇した場合、ブランチ命令が事前取り出しされたとき、事前取り出しは、BHTエントリにより、ヒストリの目標アドレスにリダイレクトすることができる。

【0020】BHTが事前取り出しをリダイレクトしたとき、BHTはブロセッサでのこのアクションに関する情報(例えば、BHTが行われたブランチの存在を「確信」するアドレスと、ブランチのアドレス)を待ち行列化する。事前取り出しされたコードをブロセッサが後で実行するように、BHTが正しいか否かを判定する機会がブロセッサには3回ある。BHTがそのブランチを正確に予想する場合、そのブランチに関係するペナルティは存在しないが、不正確な予測を行ったことに対して重大なペナルティを関係させることができる。(「予想(guess)」という用語と「予測」という用語は置換可能であり、その分野では同義語である。)ブロセッサパイブラインには、BWG (branch-grong-guess)を検知するこ 50

ter1-2, (1991)を参照。この書名を記載して本明細書の一部とする)。この分野では、ブランチのパフォーマンス・インプリケーションはさらに厳しい。特に、サイクルごとに多重命令デコードを維持するため、サイクルごとの多重命令取り出しを維持することは必要である。プランチは命令取り出しプロセスを不安定にする主要な原因であるので、プランチを確実に予測することは、妥当なスーパスカラ設計の要件である。

【0026】さらにまた重要なことであるが、ほとんどのプログラムは平均して3つないし5つの命令に対して1つのブランチ命令を有する。これは平均であり、しかも、分散が必ずしも均一ではないので、1つないし2つの命令当たり1つのブランチを含むコードが頻繁に生じる。ブランチは汎用のプログラムで普及しているので、全く堅固なスーパスカラブロセッサは、2つ以上のブランチ命令を同時に予測することができなくてはならないし、適正な命令事前取り出しを開始することができなくてはならない。

【0027】命令取り出しに関係するようなブランチ予測の例は、the abstract of "Limits on Multiple Inst 20 ruction Issue" by Michael D. Smith, Mike Johnson, andMark A. Horowitz in computer Architecture News, Vol. 17, No. 2, April 1989, pp. 290-302 に示されている。この要約には、次のように記載されている。

【0028】高度に適正化され、非科学的なアプリケーションにて、サイクル当たり2つ以上の命令を実行する実行レートを維持することができるプロセッサの設計を限定するものを調査したものである。我々は、トレースドライプ型(trace-driven)シミュレーションを用いて、これらのアプリケーションがサイクル当たり約2つの命令の命令レートを維持するのに充分な命令独立を含むか否かを判定する。簡単なインプリメンテーションでは、コストに関して考察し、1サイクルで3つ以上の命令をデコードすることに全く反する結論を下している。このような制約がある場合、実行ハードウェアが複雑であるためというより、命令取り出し効率により、命令レベルで到達できる並列性が制限されるからである。

【0029】 "Future Direction"セクションでは、著者は次のように結論している。すなわち、困難なことは、実際には、プランチの周波数と、記憶装置における命令のランダムな位置合わせとを与える実行装置により必要とされる命令帯域を提供することにある。典型的なパイプラインRISC型プロセッサの取り出し帯域要件を維持するのに必要な技法は、充分な解法をスーパスカラアーキテクチャを提供しないことである。

【0030】命令取り出し帯域が多重デコードを制限するという結論は、"Single Instruction Parallelism is Greater Than Two," by Michael Butler, Tse-Yeh, Ya le Patt, Mitch Alsup, Hunter Scales and Michael Shebanow, Computer Aichitecture News, Vol. 19, No. 3,

pp.276, May 1991 でさらに実証されている。その要約 を記述する。

【0031】最近の研究によると、少ない並列性(サイ クル当たり2オペレーション未満)が単一命令ストリー ムで利用可能である。利用可能な並列性の量がプロセッ サの設計に影響を与えるので、並列性がどのくらい実際 に存在するかを検証するのは困難である。この研究で は、資源の制約を異ならせて、SPECベンチマークの実行 をモデル化している。我々は前の研究者の仕事を繰り返 し、我々は、我々が課したハードウェア資源制約にもと で、同様の結果を得たことを示す。一方、プログラムの 意味論により必要とされる制約を除いて、全ての制約が 除去されるとき、並列性の度合いがサイクル当たり17 個を超える命令であることを見出だした。最後に、これ は単一の命令ストリーム並列性を明らかにするには多分 最も重要なことであるが、ハードウェアが適正に平衡を 保ってある場合、今日の妥当な設計によるプロセッサ上 でサイクル当たり2.0 ないし5.8 命令を維持することが できることを示す。

【0032】この研究では、著者はサイクル当たり1つ のプランチのみを処理するが、"Conclutions" セクショ ンでは、著者は、「サイクル当たり複数のプランチを行 うことは、利用可能な並列性の量を増加させることであ る。」と述べている。さらに、次のように述べている。 すなわち、サイクル当たり2.0 ないし5.8 命令という結 論は、ウィンドウサイズと発行レートが制限されている が、今日妥当性があるものと見られた、制約されたデー タフローエンジンから得られる。統合レベルと帯域幅が 増加すると、それに対応して、ウィンドウサイズと発行 レートが増加する。限界では、我々の境界のないウィン ドウサイズと発行レートマシン(UDF) は、17ないし1 165個の範囲でサイクル当たりの命令を示す。これは (まだ) 可能ではないと我々は言っているが、我々は、 サイクル当たり5命令を優に超す数値を期待している。 【0033】1プランチを超えるプランチを予測し、し かも、サイクル当たり1プランチグループを超えるプラ ンチグループを取り出す必要があるのは明らかである。 プランチグループは1つの命令例であり、その命令アド レスは順次であり、すなわち、非非結合系列である。

0 【0034】そのため、全く堅固なスカラプロセッサは、同時に、1プランチ命令を超えるプランチ命令を予 測することができなくてはならないし、適正な命令事前取り出しを開始できなくてはならない。

[0035]

【課題を解決するための手段】条件付きプランチ命令は、プログラムの直線的実行を、前の計算の結果に基づき崩壊させる命令である。プランチ命令が行われた場合、実行される次の命令は、実質的に後に来るプランチ命令ではない。その命令は、プログラムの別の部分から 来ることになる。

【0036】サイクル当たり1命令のみをデコードする 従来のプロセッサでは、ブランチ命令は次の2つの理由 によりパフォーマンスに対して充分関わりがある。第1 の理由は、プロセッサは、プランチを解決するのに用い られる計算の結果を留保するのを遅延させるのが典型的 である。第2の理由は、ブランチが行われたとき、命令 取り出しと命令実行の間のパイプラインで崩壊が生じ る。というのは、命令取り出しは名目上次の順次プロセ スであるからである。命令ストリームで単一のプランチ を予測することに関係する現技法を拡張したものが存在 10 する。これは、命令の幾つかを、単一デコードプロセッ サで減少させるか、あるいは削除させることができる。 【0037】「スーパスカラプロセッサ」の分野では、 命令の多重性を同時にデコードする試みが行われる。ブ ランチは典型的なプログラムでは広範囲に広まってお り、しかも、幾つかのプログラムでは2命令ごとにブラ ンチを生じさせることができるので、スーパスカラプロ セッサを構築するという試みは今日まで制限されてき た。

【0038】文献の調査により、次のことが分かった。 すなわち、ごく特別な場合を除き、1サイクルごとに2 または3命令を超える命令をデコードするスーパスカラ プロセッサを実際的にインプリメントすることが、ブラ ンチ命令に固有のものによりできなくなるということは 至極当然であることが分かった。この制限やその理由は 至極当然であるが、これまでの問題に満足に答えること ができる提案は何もなされてこなかった。多くの実践者 はブランチ間の距離が多重デコーディングを根本的に制 限するものとみなしている。

【0039】本発明に係る新規の機構は上記の問題点を解決するものである。本発明は、実行プログラムでサイクル当たり複数のブランチの結果を同時に予測する手段を提供する。予測されるブランチの多重性は、そのプログラムで生じるブランチの論理系列を形成する。本発明により、ブランチの全系列を並列に予測して、複数命令のデコーディングを単一のブランチグループに制限しなければならないという古い制限が取り除かれる。

【0040】その結果、本発明はスーパスカラ処理のパフォーマンスを改善すると共に、非常に高度の多重デコーディングに対する必須の発明である。すなわち、本発明により、以前は不可能と目われた新しいレベルのスーパスカラ処理が可能である。本発明は、論理的に系列を形成する複数ブランチを同時に予測する。本発明は、さらに、予測ブランチ系列を構成する複数非結合命令取り出しを開始する。

【0041】本発明は、信頼できる多重予測および多重 事前取り出しを行うため、提供されなければならない2 つの概念的な要素をインプリメントする。第1に、多重 ブランチヒストリテーブル (MBHT) 機構は、複数プ ランチグループの情報を提供するエントリを維持する。 すなわち、MBHTエントリは、各エントリの2つ以上のプランチ命令のプランチと目標アドレスをストアすることにより、プランチグループの系列を記述する。第2に、ヒストリのプランチ予測は完全ではないので、予測されたブランチ系列の予測確率は系列の長さとともに幾何学的に減少する。そのため、本発明は、予測された系列への異なるオフセットと並列に探索され、予測された系列内のダイバーゼンスをできるだけ早く検知する複数MBHT機構によりその精度を高く維持する。

【0042】次のようにすることができる。

【0043】1) 本発明に係る方法は、複数のブランチ命令に対してそれぞれ未来目標アドレスを同時に予測する方法であり、前記複数のブランチ命令が前の実行で前のブランチ命令に順次従った方法であって、前記前のブランチ命令のブランチアドレスからストアアドレスを全成するステップと、マルチブランチヒストリテーブルのエントリであって、前記前のブランチ命令に対応となった、前記各ブランチ命令の前の目標アドレスを含むとエントリを前記ストアアドレスを用いてストアするステップと、前記エントリを前記マルチブランチヒストリテーブルから検索するステップと、前記各プランチ命令に対して、前記エントリの前の目標アドレスを前記予測された未来目標アドレスとして適用するステップとを備えたことを特徴とする。

【0044】2) 本発明に係るシステムは、スーパス カラプロセッサの命令キャッシュに結合されたシステム であり、複数のプランチ命令を同時に予測し、前記予測 を用いて、前記命令キャッシュに置かれる命令のプラン チグループを取り出すシステムであって、(a) 第1の複 30 数のブランチ命令の目標アドレスを、前記第1の複数の プランチ命令の実行ヒストリに基づき同時に予測する1 次マルチプランチヒストリテーブル手段と、(b) 該1次 マルチプランチヒストリテーブル手段に対して少なくと も1プランチ命令だけ遅れ、第2の複数のプランチ命令 の目標アドレスを、前記第2の複数のブランチ命令の実 行ヒストリに基づき同時に予測し、前記1次マルチプラ ンチヒストリテーブル手段による予測に際してダイバー ゼンスを検知するために用いられる2次マルチプランチ 40 ヒストリテーブル手段と、(c) 眩2次マルチブランチヒ ストリテーブル手段と前記1次マルチプランチヒストリ テーブル手段とに結合され、該1次マルチブランチヒス トリテーブル手段による予測と、前記2次マルチブラン チヒストリテーブル手段による予測とを比較し、ダイバ ーゼンスを検知する比較手段と、(d) 前記1次マルチブ ランチヒストリテーブル手段と前記2次マルチプランチ ヒストリテーブル手段とに結合され、前記1次マルチブ ランチヒストリテーブル手段と前記2次マルチプランチ ヒストリテーブル手段の前記実行ヒストリを、スーパス 50 カラプロセッサにより実行されたプランチ命令の系列の



結果に基づき更新する更新手段とを備えたことを特徴と する。

【0045】3) 上記2)に記載のシステムにおいて、前記1次および第2マルチブランチヒストリテーブル手段は、それぞれ、マルチブランチヒストリテーブルを備え、該マルチブランチヒストリテーブルのエントリは、前に実行されたプランチ命令の次の複数のプランチ命令のプランチおよび目標アドレスを前の実行から指定することを特徴とする。

【0046】4) 上配2)に配載のシステムにおいて、前記比較手段は、前記1次マルチプランチヒストリテーブル手段により予測された前記目標アドレスと、前記2次マルチブランチヒストリテーブルの対応する予測された目標アドレスとを比較する比較器を備えたことを特徴とするシステム。

【0047】5) 上記2)に記載のシステムにおいて、前記更新手段は、(e) 前記1次マルチブランチ予測手段による予測を表すアドレスを保持する1次保留予想待ち行列と、(f) 前記2次マルチブランチ予測手段による予測を表すアドレスを保持する2次保留予想待ち行列と、(g) 前記スーパスカラにより実際行われるブランチを表すアドレスを保持する更新待ち行列と、(h) 該更新待ち行列に保持された前記アドレスと、前記1次および2次保留予想待ち行列に保持された予測を表す前記アドレスとを比較し、前記1次および2次ブランチェストリテーブルにそれぞれ対する不必要な更新をフィルタアウトする第2比較手段とを備えたことを特徴とするシステム。

【0048】6) 本発明に係るシステムは、複数のプ ランチ命令を同時に予測し、多重性の高い命令をデコー ドし実行するプロセッサより用いるためその予測を用い て複数の非結合命令系列を同時に取り出すシステムであ って、(a) 前記プロセッサに結合され、少なくとも2つ のプランチを行う命令の系列を配述するレコードを受信 する更新待ち行列であって、前記レコードは少なくとも 3 つのアドレスを有し、前記複数のアドレスは前記複数 のプランチを行う命令により接続された複数の非結合命 **令系列を識別し、前記複数のアドレスは第1部分および** 第2部分を含み、前配第1部分は開始アドレスであり、 前記第2アドレスは残りの複数のアドレスであり、前記 第1部分は第1命令系列を識別し、前配第2部分は前記 複数の非結合系列の残りの複数の命令系列を識別する更 新待ち行列と、(b) 前配更新待ち行列に結合されたマル チブランチヒストリテーブルであって、前記更新待ち行 列からの前記レコードを受信し、しかも、前記レコード の前記第2部分を、将来使用するため、前記マルチブラ ンチヒストリテーブルの場所であって、前記レコードの 前記第1の部分により決定された場所にストアするマル チブランチヒストリテーブルと、(c) 前記プロセッサと 50 16

前記マルチプランチヒストリテーブルに結合され、前記 プロセッサからの命令アドレスを受信する事前取り出し アドレスレジスタであり、前記レコードの前記前にスト アされた第2部分の前記マルチプランチヒストリテープ ルからの読み出しを、前記命令アドレスに対応してイネ ープルにする事前取り出しアドレスレジスタであって、 前記前にストアされた前記第2部分が前記プロセッサに より受信される事前取り出しアドレスレジスタと、(d) 前記マルチプランチヒストリテーブルと前記事前取り出 10 しアドレスレジスタに結合された保留予想待ち行列であ って、前記事前取り出しアドレスレジスタからの前記命 令アドレスを、前記マルチプランチヒストリテーブルか らの前記読み出しを用いて受信しストアする保留予想待 ち行列であり、前配命令アドレスは前記読み出しを有す るとともに、前記プロセッサにより前に実行された複数 の非結合命令系列を識別する複数のアドレスよりなり、 前記複数がヒストリのレコードである保留予想待ち行列 と、(e) 前記保留予想待ち行列と前記更新待ち行列とに 結合され、前記保留予想待ち行列からの前記ヒストリの レコードと、前記更新待ち行列により受信された前記レ コードとを比較する比較器であって、前記保留予想待ち 行列からの前記ヒストリのレコードと、前記更新待ち行 列により受信された前記レコードとが一致しない場合に のみ、前記更新待ち行列により受信された前記レコード を前記更新待ち行列にストアすることができるシグナル を供給する比較器とを備えたことを特徴とするシステ

【0049】7) 上記6)に記載のシステムにおいて、前記プロセッサからの前記命令アドレスと前記マルチブランチヒストリテープルからの前記読み出しの部分を受信するセレクタ手段であって、前記プロセッサからの前記命令アドレスか、あるいは、前記読み出しの前記部分かのいずれかを選択し、しかも、前記選択を前記事前取り出しアドレスレジスタに経路指定するセレクタ手段をさらに備えたことを特徴とするシステム。

【0050】8) 上記7)に記載のシステムにおいて、前記読み出しの部分は前記プランチを行う命令のうちのちょうど1つの目標アドレスであることを特徴とするシステム。

【0051】9) 本発明に係るシステムは、複数のブランチ命令を同時に予測し、多重性の高い命令をデコードし実行するプロセッサより用いるためその予測を用いて複数の非結合命令系列を同時に取り出すシステムであって、第1の複数のブランチを予測するための1次マルチブランチヒストリテーブルと、第2の複数のブランチを予測するための2次マルチブランチヒストリテーブルであって、前記第2の複数のブランチが前記第1の複数のブランチからの少なくとも1つのブランチ命令によりオフセットされる2次マルチブランチヒストリテーブルと、前記第1の複数の予測されたブランチが正しいか否

18

かを判定する手段と、前記第1の複数の予測されたプランチが正しい場合、前記第1の複数の予測されたプランチを選択する手段とを備えたことを特徴とするシステム。

【0052】10) 上記9)に記載のシステムにおいて、前記1次マルチブランチヒストリテーブルは、第1の1次ブランチグループと第2の1次ブランチグループをそれぞれ含むエントリと、前記1次ブランチグループを、前記第1の1次ブランチグループからの目標アドレスか、あるいは、前記1次マルチブランチヒストリテー 10ブルからの前記第2の1次ブランチグループからの目標アドレスに基づき、選択する手段とを備えたことを特徴とするシステム。

【0053】11) 上記10)に記載のシステムにおいて、前記2次マルチブランチヒストリテーブルは、第1の2次ブランチグループと第2の2次ブランチグループとをそれぞれ含むエントリと、該エントリのうちの1つを前記1次マルチブランチヒストリテーブルから受信された目標アドレスに基づき選択する手段とを備えたことを特徴とするシステム。

【0054】12) 上記9)に記載のシステムにおいて、前記判定手段は、前記1次マルチブランチヒストリテーブルからの前記選択されたエントリの第2の1次ブランチグループと、前記2次マルチブランチヒストリテーブルからの前記選択されたエントリの第1の2次ブランチグループとを比較する手段を備えたことを特徴とするシステム。

[0055] 13) 上記9)に記載のシステムにおい て、前記選択手段は、前記1次マルチプランチヒストリー テーブルからの前記選択されたエントリの前記第2の1 次プランチグループと、前記第2のマルチプランチヒス トリテーブルからの前記選択されたエントリの前記第1 の2次プランチグループとを比較した結果、等しい場 合、前記選択されたエントリを、前記1次マルチプラン チヒストリテーブルから選択する手段と、前記1次マル チブランチヒストリテーブルからの前記選択されたエン トリの前記第2の1次プランチグループと、前記第2の マルチプランチヒストリテーブルからの前記選択された エントリの前記第1の2次プランチグループとを比較し た結果、等しくない場合、前記選択されたエントリを、 前記2次マルチプランチヒストリテーブルから選択する 手段とを備えたことを特徴とするシステム。

【0056】14) 本発明に係る方法は、複数のブランチ命令を同時に予測し、多重性の高い命令を同時にデコードし実行するプロセッサにより用いるため、前配複数の予測を用いて、複数の非結合命令系列を取り出す方法であって、(1) 前記プロセッサに結合された更新待ち行列の少なくとも2つのブランチを行う命令を記述する記録を受信するステップであって、前記レコードは少なくとも3つのアドレスを備え、前記複数のアドレスは前

記複数のプランチを行う命令により接続される複数の非 結合命令系列を識別し、前記複数のアドレスは第1部分 と第2部分を含み、前記第1部分は開始アドレスであ り、前配第2部分は残りの複数のアドレスであり、前配 第1部分は第1命令待ち行列を識別し、前記第2部分は 前記複数の非結合命令待ち行列のうちの複数の残りの命 令待ち行列を識別するステップと、(2) 前配更新待ち行 列に結合され、マルチプランチヒストリテーブルの前記 更新待ち行列からの前記レコードを受信し、将来使用す るため、前記レコードの前記部分を、前記マルチブラン チヒストリテーブルの場所であって、前記レコードの前 記第1部分により決定された場所にストアするステップ と、(3) 前記プロセッサからの命令アドレスを事前アド レスレジスタで受信するステップであって、前配レコー ドの前配前にストアされた第2部分の前記マルチプラン チヒストリテーブルからの読み出しをイネーブルにし、 前記前にストアされた第2部分が前記プロセッサにより 受信されるステップと、(4) 前記事前取り出しアドレス レジスタからの前記命令アドレスを、前記マルチプラン チヒストリテーブルからの前記読み出しとともに保留予 想待ち行列にストアするステップであって、前記命令ア ドレスは、前記読み出を有するとともに、前記プロセッ サにより前に実行された複数の非結合命令系列を識別す る複数のアドレスよりなるステップと、(5) 前記ヒスト リのレコードと前記更新待ち行列により受信された前記 レコードとを比較器で比較し、しかも、前期保留予想待 ち行列からの前記ヒストリのレコードと、前記更新待ち 行列により受信された前記レコードとが一致しない場合 にのみ、前記待ち行列により受信された前記レコードを 前記更新待ち行列にストアすることができるシグナルを 供給するステップとを備えたことを特徴とする方法。

【0057】15) 上記14)に記載の方法において、(6) 前記プロセッサからの前記命令アドレスと、前記マルチプランチヒストリテーブルからの前記読み出しの部分とを受信するステップと、(7) 前記プロセッサからの前記命令アドレスか、あるいは前記読み出しの前記部分のいずれかを選択するステップと、(8) 前記選択を前記事前取り出しアドレスレジスタに経路指定するステップとをさらに備えたことを特徴とする方法。

【0058】16) 上記15) に記載の方法において、前記読み出しの前記部分は、前記ブランチを行う命令のうちのちょうど1つの目標アドレスであることを特徴とする方法。

【0059】一般的に、n個のブランチグループを同時に予測しかつ事前取り出しを行うため、MBHTエントリはn個のブランチの系列についての情報を提供する。さらに、n個以下のMBHT機構は並列に探索される。n個のブランチよりなる幾つかの部分集合に対して、ブランチグループ当たり1個のMBHTである。並列探索50 は、複数のテーブルが予測されたストリーム内のダイバ

ーゼンスを示すとき、早期回復機構を提供する。

【0060】本発明は、3つの主な実施例を含む。(1) 第1の実施例は1重多重プランチ予測装置に関するもの であり、この装置により、1サイクルで複数のプランチ グループを予測することができ、誤った予測を早期に検 知することできる。(2) 第2の実施例は、n重多重ブラ ンチ予測装置に関するものであり、この装置により、n 個のブランチ命令の多重性を同時に予測することがで き、誤った予測を早期に検知し、同様に、誤った予測を 測装置に関するものであり、この装置により、予測した ストリーム内のダイバーゼンスを検知することができ、 しかも、そのストリーム内でリダイレクション (訂正) を行うことができる。

【0061】第3の実施例、すなわち、2重多重プラン チ予測装置の構造およびオペレーションを要約して説明 する。その2重多重プランチ予測装置は、同時に、複数 のプランチ命令を予測する。その装置はスーパスカラー プロセッサの命令キャッシュに結合されている。その装 置による予測を用いて、その命令キャッシュに置かれる 20 命令のプランチグループが取り出される。

【0062】2重多重プランチ予測装置は、次の要素を 含む。すなわち、1次事前取り出しアドレスレジスタ と、1次多重ブランチヒストリテーブルと、2次多重ブ ランチヒストリテーブルと、比較器と、更新待ち行列と を含む。

【0063】1次多重プランチヒストリテーブルは第1 の複数プランチ命令の目標アドレスを、第1の複数のブ ランチ命令の実行ヒストリに基づき、同時に予測する。 【0064】2次多重ブランチヒストリテーブルは、1 30 たブランチを含む全ての命令を継続する。 次多重プランチヒストリテーブルに対して少なくとも1

ブランチ命令だけ遅れる。2次多重ブランチヒストリテ ープルは、第2の複数のプランチ命令の目標アドレス を、第2のプランチ命令の実行ヒストリに基づき、同時 に予測する。さらに、2次多重プランチヒストリテープ ルを用いて、1次多重プランチヒストリテーブルにより 行われる予測のダイバーゼンスを検査する。

【0065】比較器は1次多重プランチヒストリテープ ルに結合され、しかも、2次多重プランチヒストリテー ブルに結合されている。比較器は1次多重ブランチヒス 40 トリテーブルによる予測と、2次多重プランチヒストリ テーブルによる予測とを比較し、ダイバーゼンスを検知 する。

【0066】最後に、更新待ち行列は1次多重プランチ ヒストリテーブルに結合され、しかも、2次多重プラン チヒストリテーブルに結合されている。更新待ち行列を 用いて、1次多重プランチヒストリテーブルと2次多重 プランチヒストリテーブルの実行ヒストリを、スーパス カラープロセッサにより実行されるプランチ命令の系列 の結果に基づき更新する。

【0067】要約すると、本発明の主な特徴は、未来ブ ランチの多重性を同時に予測し、複数未結合プログラム セグメントの同時取り出しを可能にすることである。ブ ランチの多重性を予測することは、命令レベルの並列性 に対する現制限を克服するために不可欠である。このこ とにより、コンピュータの最大処理速度が著しく速くな る。例えば、上記"Single Instruction Parallelism is Greater Than Two"に記載があるように、サイクル当た り2ないし5.8 命令を実行するという現制限が除去さ

訂正することができる。(3) 第3の実施例は2重多重予 10 れ、考案したサイクル当たり17ないし1165命令まで拡張 **される。**

> 【0068】さらに、本発明は、正確でないプランチ予 測のダイバーゼンスを検知し、ペナルティを課すことな くこのようなダイバーゼンスを訂正する。

【0069】本発明の上記目的および他の目的、特徴、 および効果は、本発明の実施例の記述によりさらに明ら かになるであろう。

[0070]

【実施例】

用語の定義

次に用語およびその用語に対応する意味を示す。

【0071】プランチアドレス プランチ命令が駐 在するアドレス

目標アドレス ブランチ時に制御が渡されるアドレ

ブランチグループ アドレスが順次アドレスである 命令の系列。すなわち、非結合系列である。各プランチ グループはプランチ目標命令から開始され、第1の行わ れたブランチに対して順次であり、かつ、第1の行われ

プログラム記憶領域内 【0072】非結合 の順次記憶場所に必ずしも全てが駐在しない命令のグル ープをいう。

【0073】トリプル 3つの行われたプラン チ、3つのプランチグループの系列、または、順番に実 行される3つのプランチグループの開始アドレスの系列 を用いるのに用いられる一般的な用語。

[OO74] BWG(branch-wrong-guess) 予測機構がプランチ命令の結果を誤って予測するときの 事象。

【0075】定常状態オペレーション が実行時に実際行われたプランチに対応する場合のオペ レーション。

[0076] ENDOP 任意の命令実行の完了を特に 貫う。

【0077】I. 概観

本発明に係る実施例が3つある。第1の実施例は1重多 重プランチ予測装置に関するものであり、第2の実施例 はダイパージェンス検知およびリダイレクションを行う 50 ヵ重多重プランチヒストリ装置に関し、第3の実施例は



ダイバージェンス検知およびリダイレクションを行う2 重多重プランチ予測装置に関する。

【0078】「本発明を実行するための最良のモード」 の次にはappendixセクションがある。appendix A は、 2重多重プランチ予測装置のサイクルごとのオペレーシ ョンを示すテーブルである。

【0079】プランチグループはそのアドレスが順次ア ドレスである命令の系列である。すなわち、非非結合系 列である。プランチグループの第1命令はプランチ目標 命令である。プランチ命令により、命令順序付けはある 10 プランチグループから次のプランチグループに飛越す。

【0080】各プランチグループはブランチ目標命令か ら開始し、第1行われたプランチを含むことができる目 標命令に対して順次である全ての命令を継続する。その プランチグループを終結するプランチは、新しいプラン チグループに飛越すか、あるいは、同一のブランチグル 一プ開始アドレスに飛越す。一般的な複数命令系列は一 連のブランチグループを備えている。すなわち、一般的 な複数命令系列は一連の非非結合命令系列を備えてい

【0081】図1は本発明がオペレートするコンピュー タをベースとする環境を示す高レベルブロック図であ る。図1を説明する。スーパスカラプロセッサ (「プロ セッサ」)203は、各処理サイクルで、複数命令をデ コードし実行することができる。従来例では、各サイク ルでデコードすることができる命令の数は、プランチグ ループ内の命令の数に制限された。本発明は、以下に説 明するが、この制限を取り除いている。

【0082】長い複数命令系列は複数ブランチグループ を一般的に含む。各サイクルでの長い複数命令系列のデ コーディングを維持するため、各系列の構成要素プラン チグループを取り出すことが必要である。そのため、命 令パスはプランチグループ全体を取り出させるほど充分 に広くなければならない。さらに、構成要素プランチグ ループを記憶装置の非結合場所から同時に取り出さなけ ればならないので、マルチポートキャッシュ202は複 数非結合命令取り出しを並列にサービスするのに必要で ある。マルチポートキャッシュ202の構造およびオペ レーションは当業者に周知である。

【0083】本発明の第1の好ましい実施例は、マルチ 40 ブランチ予測装置201の例である。マルチブランチ予 **測装置201はプランチグループに結合された複数プラ** ンチをサイクルごとに予測する。また、マルチプランチ 予測装置201はマルチポートキャッシュ202からの これらプランチグループの取り出しを開始する。

【0084】プロセッサ203かプログラムを開始する か、あるいは、BWG(branch-wrong-guess) から回復する と、プロセッサ203はリスタートアドレスをアドレス パス214に供給する。これは、処理される命令ストリ

の開始アドレスはマルチポートキャッシュ202に伝送 されるとともに、アドレスパス214を介してマルチブ ランチ予測装置201に伝送される。

【0085】第1プランチグループはn(nは整数であ る) 本の命令パスのうちの1本の命令パスを介してプロ セッサ203によりマルチポートキャッシュ202から 取り出される。これらn本のバスはそれぞれ単一のサイ クルでプランチグループ全体を伝送することができる。 すなわち、パス212は極端に広域のな結合を提供す る。

【0086】第1プランチグループがマルチポートキャ ッシュ202から取り出されている間、パス214上の リスタートアドレスを用いて、マルチプランチ予測装置 201の参照(look-up) に影響を与える。マルチプラン チ予測装置201は第1プランチグループの後に来るn 個のブランチグループを予測する。マルチプランチ予測 装置201は単一のサイクルで n個のグループを全て予 測する。そして、各グループの開始命令アドレスをn本 のアドレスパス211を介してマルチポートキャッシュ 202に供給する。

【0087】マルチブランチ予測装置201と、マルチ ポートキャッシュ202と、プロセッサ203は、パイ プラインを構成することに注意すべきである。上述した 第1サイクルでは、第1プランチグループがマルチポー トキャッシュ202から取り出され、一方、次の1個の プランチグループがマルチブランチ予測装置201によ り予測される。第1プランチグループはバス212のう ちの1つのパスを介してプロセッサ203に伝送され る。次のn個のプランチグループのアドレスは、n本の 30 アドレスパス211を介してマルチポートキャッシュ2 02に伝送される。

【0088】第2サイクルでは、第1プランチグループ、 の命令がプロセッサ203によりデコードされ、一方、 次のヵ個のブランチグループが全てマルチポートキャッ シュ202から同時に取り出される。これらヵ個のブラ ンチグループはパス212を介してプロセッサ203に 伝送される。同時に、マルチプランチ予測装置201は 反復し次のn個のプランチグループを予測する。

【0089】第3サイクルおよびその後の各サイクルで は、n個のプランチグループがプロセッサ203により 同時にデコードされる。n個のプランチグループのサイ クル当りのデコーディング率は、マルチプランチ予測装 置201がプランチの予測を誤ったか否かをプロセッサ 203が判定するまで、維持される。このとき、プロセ スは、第1サイクルに関して上述したように、新しい命 令をリスタートさせる。

【0090】プロセッサ203が命令の実行を完了する と、完了したプランチの情報をプランチ完了待ち行列2 04に置く。プロセッサ203は各サイクルでのヵ個の 一ムの第1プランチグループの開始アドレスである。そ 50 プランチの系列の情報を待ち行列化することができる。



プロセッサ203はその情報をn本のパスを介してプラ ンチ完了待ち行列204に伝送する。

【0091】プランチ完了待ち行列(待ち行列)204 は、情報をFIFO(first-in-first-out)で待機解除する。 待ち行列204は2ヵ個のエントリを保持することがで きなければならない。一連のn+1 個のエントリは、単一 のプランチの後にn個の連続プランチグループが来るこ とを表すことに注意すべきである。そのため、n+k 個の エントリが待ち行列化されたときは、常に、それらのエ ントリにより、n+1 個のプランチグループのうちのk-1 個の系列が記述される。

【0092】n+k 個のエントリが待ち行列化されたとき は、常に、n+1 個のタブルのうちの関連するk-1 個の系 列が2n本のバス215のうちの部分集合を介してマル チブランチ予測装置201に転送される。転送が完了し た後、待ち行列204は全体的に右にk-1桁だけシフト される。その結果、k-1 個の最も古いエントリは破棄さ れる。待ち行列のオペレーションは当業者に周知であ

【0093】要約すると、図1はn個のプランチグルー ブが各サイクルで予測される場合を示す。第1の好まし い実施例では、n=2 に対して、すなわち、サイクルごと に2つのプランチを予測するマルチブランチ予測に対す る特定の実施例に対して、マルチブランチ予測装置のオ ペレーションを詳細に説明した。n=2 というポイントは 本発明をデモンストレートする最も簡単な例として選択 される。しかし、これが限度でないことは当業者にとっ て当然のことである。

【0094】II. プログラム例のシーケンス

図2は典型的なプログラムをシンボリックに示す。この プログラムはプランチグループを含む。プランチグルー プはそれぞれ行われたプランチで終了する順次命令のsh ort グループである。各行われたブランチにより、新し いプランチグループの最初に飛越す。

【0095】例えば、シンボリックアドレスAから開始 し、n。個の命令を含むプランチグループが存在する。 そのプランチグループの最後の命令は、シンボリックア ドレスBから開始される新しいプランチグループにgoす る行われたプランチである。

【0096】アドレスBからのb個の命令のオフセット には、アドレスCに行われる条件付きプランチが存在す る。あるいは、条件付き命令は次の順序命令にフォール スルー(fall through)することができる。その条件付き ブランチがフォールスルーする場合、アドレスBからn ь - 1 個の命令 (アドレスx に移動される) 分のオフセ ットに無条件プランチが存在する。

【0097】このプログラムの他のブランチには次のも のがある。すなわち、アドレスDから開始されるブラン チグループから、アドレスEから開始されるプランチグ ループまで。アドレスXから開始されるブランチグルー 50 のアドレス、すなわち、BG1である。第2のアドレス

プから、アドレスYから開始されるプランチグループま で。アドレスEから開始されるプランチグループから、 アドレスAから開始されるプランチグループまで。アド レスYから開始されるブランチグループから、アドレス Aから開始されるプランチグループまで。アドレスCか ら開始されるブランチグルーブから、アドレスDから開 始されるプランチグループまで。

【0098】既に述べたように、本実施例はn=2 である 場合の例である。本装置のこの記述では、2個のブラン 10 チはサイクルごとに予測される。そして、この例の場 合、値(n+1)-タプルは3- タプルであり、トリプル(tri ple)と呼ばれている。図2の右端カラムは、左カラムの プログラムが実行されたときに生じるブランチグループ のトリプルに関係するアドレスをリストアップしたもの

【0099】例えば、リストアップされた第1のトリプ ルはABCである。このトリプルは、アドレスAから開 始されるプランチグループの後に、アドレスBおよびC からそれぞれ開始される一連の2つのブランチが来るこ とを表す。第2トリプルはBの後にCおよびDがそれぞ れ来ることを表す。図示のトリプルの場合、アドレスB+ b の条件付きブランチは、その最初の3つの実行で行わ れ、次の3つの実行では行われず、そして、再び行われ るものと仮定する。そのため、プログラムフローは3回 の反復でABCDEとなり、その後の3回の反復でAB XYとなり、その後、再び、ABCDEとなる。このこ とは、トリブルABCはABXに変更され、トリブルB CDは3回の反復でBXYに変更され、ついで、両トリ ブルは元に戻される。残りのトリブル、すなわち、CD 30 F, DEA, EAB, XYA, およびYABは変更され ない。

【0100】マルチブランチ予測装置の次の記述は図2 の例を用いてそのオペレーションを説明する。

【0 1 0 1 】 III. <u>1 重マルチプランチ予測装</u>置 図3はサイクルごとに2つのブランチを予測することが できる1 重マルチプランチ予測装置のプロック図を示 す。これは本発明を説明する最も簡単な装置である。こ の装置は、単一のテーブルを有するので「1重」と呼ば れている。この装置の単一のテーブルはマルチプランチ ヒストリテーブル(MBHT) 401と呼ばれる。

【0 1 0 2】 MBHT 4 0 1 の各エントリは2 つのブラ ンチグループの系列についての情報を含む。MBHT4 01からの2つの出力411および412は対になって いる。第1の出力411は第1プランチグループを記述 し、BG1で表す。第2の出力412は第2プランチグ ループを記述し、BG2で表す。

【0103】各プランチは2つのアドレスにより特徴付 けられる。例えば、BG1は1対のアドレスBA1およ びTA1を備えている。第1のアドレスはブランチ命令



特開平6-110684

は対応する目標命令のアドレス、すなわち、TA1であ る。複合エントリ〈BG1, BG2〉は4つのアドレスを含み、 対応するトリプルの第1のアドレスにより決定されるテ ープルの場所にストアされる。図3のBG1およびBG 2は、図1の命令アドレスIAnに対応する。

【0104】例えば、図2のプログラムはトリプルAB Cを含む。このトリプルの実行により、エントリがMB HT401に作成されるであろう。そのエントリの場所 はアドレスAにより決定されるであろう。この特定のプ ログラムの場合、トリプルABCに対応するエントリの 10 フィールドは、

 $BA1 = A + n_a - 1$; TA1 = B; BA2 = B + b; TA2 = Cである。

【0105】図2を説明する。MBHT401がアドレ スAを用いて継続して探索される場合、このエントリが 見付出される。この探索を、組み合わせロジックを用い てPFAR402に保持されたアドレスと、MBHT4 01のエントリのアドレスフィールドと比較して、イン プリメントすることができる。 そのエントリは、アドレ スA + n₂ -1 に行われたプランチ (アドレスBにgoす る) が存在し、アドレスB + b に別の行われたプランチ (アドレスCにgoする) が存在することを示す。従っ て、そのエントリは、AからBに遷移するとともに、B からCに遷移することを表すのに充分な情報を含む。す なわち、そのエントリは、トリプルABCを実行するの に充分な全命令の場所を正確に記述する。

【0106】図3に示すように、MBHT401は直接 マッピングされるが、MBHT401をセットアソシア ティブ構造体としてインプリメントすることができるこ とは当然である。このようなインプリメンテーションは 工業では至極当然である。さらに、このような構造体内 には、必ずしも全てのBA1をストアする必要がないこ とは当然のことである。むしろ、BA1の一部を用いて その構造体内でエントリが突き止められる。よって、そ の一部はその場所に対して暗黙(implicit)である。さら に、BA2はTA1からのshort オフセットであること が分かっているので、BA2をオフセットとして表すこ とができることは、ルーティニア(routineer) にとって 明らかである。これらは、テーブル空間のエコノミと関 連しなければならない全てのインプリメンテーショント レードオフである。これらトレードオフはどれも本発明 にとって主要なものではない。MBHT401は事前取 -り出しアドレスレジスタ (PFAR) 4 0 2 のアドレスに基づ き探索される。MBHT401が読み取られていると き、セレクタ403はPFAR402のアドレスをMB HT401のアドレス入力端子413に経路指定する。 PFAR402のアドレスは命令系列の開始アドレスで ある。そして、対応するエントリがMBHT401で見 付け出された場合、出力BG1 411およびBG2 412は、命令系列で次の来るものと確信されるプラン チグループのアドレスである。

【0107】エントリがMBHT401で見付け出され た場合、信号線410、411、および412上のアド レストリプルは、プランチグループの予測されたトリプ ルを表す。予測されたトリブルは保留予想待ち行列40 4上に待ち行列化される。ただし、そのトリプルは不必 要な更新をフィルタリングするために継続して用いられ 5.

【0108】図1から分かることであるが、トリプルは プランチ完了待ち行列204からマルチブランチ予測装 置201にパス215を介して伝送される。これらのパ ス215は図3に示す信号線414, 415, および4 16としてマルチプランチ予測装置215に入る。すな わち、図3に入るこれらのパスはプランチグループトリ プルのアドレスを伝送する。

【0109】完了されたトリプルがパス414,41 5, および416上に到達すると、比較器はそれらのト リプルと、保留予想待ち行列404の予測されたトリプ ルとを比較する。保留予想待ち行列404が信号線41 4,415,および416上にそれらのアドレスがある 完了したトリブルを含まないことを、比較器405が判 定した場合、トリプルはMBHT401に知られていな いことを推測し、しかも、比較器405からの活動化信 号417を受信した後、更新待ち行列406上に、到達 トリプルを待ち行列化する。保留予想待ち行列404が 信号線414,415,および416上の完了したトリ プルを比較器405が含まない場合、対応するエントリ が保留予想待ち行列404から削除され、到達トリブル は更新待ち行列406上に待ち行列化されない。

【0110】更新待ち行列406に待ち行列化されたエ ントリがある場合は、それらのエントリは、MBHT4 01が探索されないサイクルで、MBHT401に伝送 される。これらのエントリを転送するには、セレクタ4 03はトリプルの第1アドレスをMBHT401のアド レス入力端子413に経路指定する。そして、トリプル の残りのアドレスはそれらのエントリがストアされたM BHT401のデータ入力端子419および420を介 してMBHT401に経路指定される。

【0111】定常状態オペレーションでは、全予測が訂 正され、図3の装置が動作する。すなわち、プランチト リプルが正確に予測される限り、各トリプル412の第 3アドレスはセレクタ407 (このセレクタは2:1 マル チプレクサとして動作する)を介して経路指定され、次 のサイクルでMBHT401を探索するため、その第3 アドレスが開始アドレスとして用いられるPFAR 40 2にロードされる。

【0112】図1から分かるように、プロセッサ203 はプログラムを開始するか、あるいは、BWGから回復 するとき、リスタートアドレスをアドレスパス214上 50 に供給する。このパス214はマルチプランチ予測装置



測する能力はない。図3を次のように一般化することが できる。すなわち、〈BAI, TAI〉, 〈BA2, TA2〉, ..., 〈BAn, TAn > のn個のアドレス対を含むために、MBHT401の エントリを拡張してサイクルごとにヵ個の予測を行う装 置に一般化することができる。このように一般化して も、依然として、予測されたロータブル内のダイパーゼ ンスを検知する能力に欠ける。

【0118】図4は汎用のn重マルチプランチ予測装置 のプロック図を示す。これはサイクルごとにュ個の予測 を行い、しかも、n個の予測をそれぞれ検知し訂正する 手段を提供する。図4は本発明の要素を遂行する最も汎 用的なインプリメンテーションを示す。

【0119】図4は図3に示すマルチプランチ予測装置 のヵ個のコピーを含む。それらの装置はそれぞれ上述し たn個の同時予測を行うように拡張される。

【0120】特に、図4のプロックMBHT

n, . . . , MBHT2, MBHT1は、図3に示す装 置を含む。 n 個のアドレス対を含むため、MMBHT4 01のエントリが拡張される。さらに、セレクタ407 を除去するとともに、その装置からのフィードバックパ ス412を除去し、しかも、1次入力408を直接PF AR402に経路指定して、図3の装置を図4で用いる ように修正する。この入力408は適正な方法で図4の 残りの回路によりドライブされる。図4に示すn重マル チプランチ予測装置の動作を次に説明する。

【0121】図1から分かるように、プロセッサ203 がプログラムを開始するか、あるいはBWGから回復さ れると、プロセッサ203はリスタートアドレスをアド レスパス214に供給する。マルチプランチ予測装置2 30 01に行くこのパス214は、図4のSTART 入力端子5 10である。これは、処理される命令ストリームの第1 のプランチグループの開始アドレスである。

【0122】そのため、パワーオンシーケンスの後か、 あるいは、BWGの後に、セレクタ501はセットさ れ、START 入力510を、MBHTn502に含まれる (図示しない) PFARに経路指定する。一度、その装 置がスタートアップすると、セレクタ501が切り換え られ、出力命令アドレス I An 5 1 1 をMBHTn 5 0 2に経路指定する。その結果、そのテーブルは図3で述 40 べたように自己ドライブ型(self-driven)になる。

【0123】MBHTn502は「1次マルチプランチ ヒストリテーブル」と呼ばれる。その役割は、n個のプ ランチであるという予測を前の予測よりさらに深く命令 ストリームに入れることである。これは、第n番目の予 測された命令アドレスIAn511が各サイクルで1次 テーブル502の入力に経路指定されて戻されるからで

【0124】1次MBHT502がプランチの予測を決 して誤らない場合、n-I 個の残りのMBHTとセレクタ

201に接続され、図3に示すSTART 入力端子408に 対応する。図3を説明する。START 入力端子408は処 理される命令ストリームの第1プランチグループの開始 アドレスである。

【0113】そのため、パワーオンシーケンスの後か、 あるいは、BWGの後に、セレクタ407がセットさ れ、START 入力端子408をPFAR402に経路指定 する。一度、その装置がスタートアップすると、定常状 態オペレーションで既に述べたように、セレクタ407 が切り換えられ、出力412をPFAR402に経路指 定する。(切り換えは種々の方法で行われる。例えば、 プロセッサは図1に示すように制御信号をリスタートア ドレスパス214を介してセレクタ407に送信する。 他の方法も可能であり、当業者には既に明らかである う。) 例えば、図2のプログラムが図3の装置と対話す るときの図2のプログラムを考察する。図2のプログラー ムがアドレスA (受信アドレスAであるべきである) か ら開始されると、セレクタ407により、ATART 入力端 子408からPFAR402にロードされる。MBHT 401が探索される。そして、トリプルABCがMBH T401にストアされ、出力411および412がそれ ぞれアドレスDおよびEを生成するものと仮定する。

【0114】第3サイクル(クロックサイクルまたはプ ロセッササイクル)では、PFAR402にアドレスE がロードされ、上述したようにオペレーションが継続 し、連続したサイクルで、出力対AB、CD、EA、B C等を生成する。定常状態オペレーションは、BWGが 存在するまで継続する。BWGの後、その装置はSTART 力端子408からリスタートされる。そのオペレーショ ンの詳細な説明は、MBHT401の更新を含めて、こ の後のセクションで行う。

【0115】IV. <u>n 重マルチブランチ予測装置</u> 本発明は、信頼できる多重予測を行うために提供される 2つの要素を備えている。第1に、明らかなことである が、多重予測装置はプランチ予測の多重性を同時に提供 する。本発明のこの態様は既に前のセクションで述べ た。第2に、多重予測機構が正確に信頼できる程度にパ フォームするには、その装置はプランチ予測の多重性の ダイバーゼンスを検知しかつ訂正するための要素を含む

【0116】プランチの旗様を過去のヒストリに基づき 予測する装置は、エラーがほとんどなく予測することが できるが、完全にはできない。同時に1つのプランチを 予測する装置では、予測誤りにより精度が容易に低下す る。多重予測機構では、その精度は予測される系列の長 さに対して幾何級数的に低下する。すなわち、予測誤り を行うと多重予測機構に多大な影響を与える。

べきである。

【0117】図3を参照してこれまでに説明したこと は、n=2 すなわち1重の場合の装置に限定したが、その 装置は第2の予測されたブランチのダイパーゼンスを予 50 は必要ではない。すなわち、図3は図4の全ハードウェ ア (ただし、入力セレクタ501と1次MBHT502 を除く)を除去することにより図4から直接得ることが できる。n-I 個の残りのMBHTと図4の選択ロジック により、早期に予測され、しかも、1次MBHT予測装 置502から予測されるプランチ系列のダイバーゼンス が訂正される。

【0125】図4の出力はn-タブルの予測された命令 アドレス512であり、IA1, IA2, . . , IAn のラベルが付されている。命令アドレスIAn 511 はロータブルのロ番目のアドレスである。命令アドレス IAn 511を用いて、上述したように、1次MBH T502をドライブする。n-I 個の残りの命令アドレス は異なる2次MBHTをドライブする。

【0126】例えば、命令アドレスIA1 513は2 次MBHT1 503をドライブする。IA1 513 の元のソースは1次MBHT502により予測されたn ータブルの第1のブランチ目標アドレスであることに注 意すべきである。2次テーブルMBHT1 503の出 力は、IA1 513に連続すると予測されるプランチ 目標アドレスのn-タブルである。

【0127】同時に、命令アドレスIA2 514は2 次MBHT504をドライブする。IA2 514の元 のソースは1次MBHT502により予測されたn-タ プルの2次プランチ目標アドレスである。2次テープル・ MBHT2 502の出力は、IA2 514に連続す ると予測されたプランチ目標アドレスのロータブルであ る。

【0128】比較器(CMP2)505は、アドレスIA2 514と、2次MBHT1 503の第1命令アドレス 出力515と比較する。2次MBHT1 503はIA 30 1511によりドライブされるので、その第1命令アド レス出力515は1次MBHT502により予測される ように、IA2 514と同一にすべきであることを思 い出して欲しい。

【0129】すなわち、MBHT1 503の第1出力 5 1 5 は、BMHTn 5 0 2 の第 2 出力と同一にすべ きである。

【0130】同様に、MBHT1 504の第1出力5 16は、BMHTn 502の第3出力と同一にすべき である。このことが比較器506により判定される。n- 40 1 個の2次MBHTはそれぞれ比較器を有し、これらの 比較器により、関連する2次MBHTにより予測された nータブルの第1出力アドレスと、1次MBHT502 により前のサイクルで予測されたn-タブルの適正なア ドレスとが比較される。全MBHTが一貫性のある情報 を含む場合、比較器の全出力により、全アドレスが一致 することが示される。

【0131】比較器のなかに一致しないものがある場 合、その比較器と関連する2次MBHTは、1次MBH T502と矛盾する情報を含む。このとき、2次MBH 50 る手段を提供する。たとえば、MBHT1 503の出

Tの情報は正しいものと仮定され、1次MBHT502 の情報は正しくないものと仮定される。

【0132】この仮定は、部分的には、このサプセクシ ョンの第3パラグラフで行った議論に基づくものであ る。すなわち、各テーブルの第1出力は、本来、第1 (それぞれ連続している) 出力より正確である。2次M BHTの場合、それぞれ、適正な出力と比較されるの は、第1出力であって、1次MBHT502の第1出力 ではない。従って、誤って比較した場合には、2次MB 10 HTには1次MBHTより高い優先順位が与えられる。

【0133】エンコーダ507は誤って比較をしたか否 かを判定する。誤って比較をしない場合、エンコーダ出 力518により、セレクタ508は1次MBHT502 の出力をレジスタ509に経路指定する。レジスタ50 9には次のサイクルで用いるため1次MBHT502の 出力がストアされる。

【0134】誤った比較がちょうど1つだけある場合、 エンコーダ507により、セレクタ508は関連する2 次MBHTの出力をレジスタ509に経路指定する。例 20 えば、比較器505はMBHT503の第1出力が前の サイクルで予測したIA1513と同一でないと判定し た場合、MBHT1 503の出力をセレクタ508を 介してレジスタ509に経路指定する。

【0135】誤った比較が複数個ある場合、誤って比較 するMBHTのうちの第1MBHTに優先順位が与えら れる。というのは、そのMBHTは、予測されたストリ ームのダイパーゼンスの第1のポイントを示すからであ る。2次MBHTのうちの第1MBHTは、図4に示す ように、右端のテーブルである。例えば、比較器505 および506が両方とも誤って比較したことを示す場 合、エンコーダ507はMBHT1 503に優先順位 を与えることになる。

【0136】選択されたnータブルを保持するレジスタ 509がn個のMBHTのPFARに関して冗長である ことに注意すべきである。すなわち、レジスタはn個の PFAR内容を保持する。このレジスタは図中に存在す る必要はないが、その後のサイクルで行われる予測を明 確に区別する方法を示す。

【0137】また、図4に示す"UPDATES" 入力519は 完全をきするため含まれる。これはバスの集合であり、 これらのバスを用いて、実行された(n+1)-タブルをMB HTにストアするために伝送する。すなわち、これらは 図1に示すパス215である。更新オペレーションはこ のサプセクションでは説明していないが、前のサプセク ションで説明した。また、次のサプセクションでさらに 詳しく説明する。

【 0 1 3 8】 2次MBHTは2つの機能を有する。第 1 には、n-タブルの第1アドレス出力は、1次MBHT により予測されたnータブルのダイバーゼンスを検知す

カ515はIA2 514と比較され、1次MBHT5 02により予測された第2アドレスがダイバージされる か否かを判定する。

【0139】2次MBHTにより提供された第2機能 は、第1アドレスが1次MBHHTからの関連するアド レスと一致しない場合に、n-タブルと置換することが できる機能である。例えば、MBHT1 503は、n ータプル515の第1アドレスが1次MBHT502か らのIA1 514と一致しない場合、ロータブル出力 512を供給する。

【0140】すなわち、2次MBHTの第1アドレス出 力がダイパーゼンスを検知し、残りのn-1 個のアドレス がそのダイバーゼンスを直ちに訂正する。そのため、最 後のn-1 個のアドレスは、ダイバーゼンス検知のみを必 要とするインプリメンテーションでは必要でない。一 度、ダイバーゼンスが検知されると、その後のサイクル で、1次MBHT502によりダイバーゼンスの訂正を 行うことができる。インプリメンテーションをより経済 的であるが、僅かに遅くした場合、そのインプリメンテ ーションは単一のアドレスのみを出力する2次MBHT 20 を有することになるであろう。

【0141】その設計の面では、2次MBHTの幾つか を削除することになる。すなわち、n-タブルのダイバ ーゼンスをプランチごとに検知する必要はなくなる。2 ブランチごとにダイバーゼンスを検知するだけで充分で ある。このことは、全くコストパフォーマンスとのトレ ードオフに過ぎない。汎用のk 重多重予測装置はk <n ら構成される。K = 1 である場合、ダイバーゼンスの検 知はない。

【0142】情報は全て同一のプロセッサから来るの で、理論的には、全てのMBHTは全く同一の情報を含 むべきであることに注意すべきである。このようになっ ている場合は、誤って比較することは全くなく、しか も、2次MBHTは必要でない。実際、MBHTは有限 であり、セットー結合を制限したし、ポーティング等を 制限した。異なったMBHTは全く同一の情報をストア することができなくなる。さらに、実行されたストリー ムの中断に起因して、実行されたストリームのプランチ を誤って予測するので、不完全な情報が更新パス519 上に出力されることになる。すなわち、不完全なタブル 40 をMBHTの幾つかにストアすることは、賢明なことで ある。特に、2次MBHTが全n-タブルをストアしな い場合は、上述したようにそうである。実際には、MB HTは全く同一の情報を含まない。情報の相違の程度は インプリメンテーションに依存する。

【0143】図5は多重予測の高レベルのロジックフロ ーを示す。ステップ601では、新しい命令系列の第1 アドレスを用いて、1次MBHTを探索する。この探索 の結果、n個の予測アドレスが生成される。これらn個 のアドレスが次の3つのステップ602,603.およ 50 るのに用いられる2つのセレクタ709および710と

び604により同時に用いられる。

【0144】ステップ602にて、前のステップ601 により予測されたn-タプルの最後のアドレスは、1次 MBHTの次の探索で用いられる、すなわち、第1ステ ップ601の次のサイクルで用いられる次の開始アドレ スとしてステージングされる。同時に、ステップ603 にて、残りのn-1 個のアドレスを用いて、2次MBHT を探索する。また、同時に、ステップ604にて、前の ステップ601にて予測されたn個のアドレスを用い 10 て、n個の命令ストリームを取り出し、プロセッサによ る実行のためにステージングする。

32

【0145】判定ステップ605にて、前のステップ6 03にて獲得された2次MBHTの出力は、前のステッ プ601にて1次MBHTから獲得された出力と比較さ れる。予測されたストリームに矛盾がある場合は、次の 開始アドレスがステップ606にて変更される。次の開 始アドレスは、ステップ605にて判定した結果、相違 するMBHTのうちの第1MBHTにより予測されたア ドレスである。

【0146】一方、ステップ607にて、プロセッサ は、前のステップ604にて取り出された命令ストリー ムをデコードし実行する。プランチを実際に実行した結 果、前のステップ601にて予測されたブランチの系列 と相違する場合、次の開始アドレスが、処理ステップ6 07の実際に実行された系列により判定される。アドレ スの置換が必要な場合は、選択ステップ608にて行わ れる。

【0147】最後のステップ608にて選択されたアド レスを用いて、プロセスを最初のステップ601からリ 30 スタートする。

【0148】V. 2重マルチプランチ予測装置 セクションIII では、多重予測を詳細に説明した。1重 多重予測は最も簡単な多重予測であるが、ダイパーゼン ス検知およびリダイレクションという態様を含まない。 セクションIVでは、n重多重予測の概要を説明した。こ れは充分なダイバーゼンス検知と訂正を含む最も総称的 な多重予測機構である。

【0149】このセクションでは、2重多重予測を詳細 に説明する。2重多重予測はn 重予測の最も簡単な例で ある。すなわち、詳細に説明できる程度に簡単である が、ダイバーセンス検知を説明するには非常に複雑であ

【0150】図6はサイクルごとに2つのプランチを予 測することができる2重多重予測装置のプロック図を示 す。これは予測された対の第2のプランチのダイバーゼ ンスを検知しかつ訂正することができる。

【0151】図6は図3に示す1重多重予測機構の2つ のコピーと、ダイバーゼンス検知のために用いられる比 較器 7 1 8 と、予測されたストリームをリダイレクトす

を含む。 2つの1重多重予測機構は、それぞれ、1次お よび2次マルチプランチヒストリテーブル、すなわち、 PMBHT701およびSMBHT711と呼ばれる。 【0152】図3と図6とを比較して、異なるMBHT の要素を明らかにするのは有用である。第1に、図3の 実際のMBHT401は2つのMBHT、すなわち、上 述したが、図6には701および711として図示され ている。図3のMBHT401を探索するために用いら れるPFAR402は、図6には、1次および2次PF ARとして図示され、それぞれ、PFAR702および 10 PFAR712とラベルが付されている。図3のセレク タ403は、図6では、セレクタ103および113で ある。図3の保留予想待ち行列(pending guess queue) 404は、それぞれ、図6では、1次および2次保留予 想待ち行列704および714として図示されている。 図3の保留予想待ち行列に関連する比較器は、図6で は、2つの比較器705および715として図示されて いる。最後に、図3の更新待ち行列406は、図6で は、1次および2次更新待ち行列706および716と して図示されている。 図3の開始入力セレクタ408 は、図6の開始入力セレクタ708と同一である。1次 MBHTのみがこのセレクタから入力を受信するn重予) 例の議論を思い出して欲しい。図6の新しいハードウェ アは、既に述べた比較器 7 1 8 と、2 つのセレクタ 7 0 9および710である。次に、図6に示す装置の動作を 説明する。

【0153】図1から分かるように、プロセッサ203 はブログラムを開始するか、あるいはBWGから回復す るとき、リスタートアドレスをアドレスバス214上に 供給する。マルチプランチ予測装置201に行くこのバ 30 ス214は、図6に示すSTART 入力719である。これ は、処理される命令ストリームの第1プランチグループ の開始アドレスである。

【0154】そのため、パワーオンシーケンスの後か、あるいは、BWGの後に、セレクタ708がセットされ、START 入力719をPPFAR702に経路指定する。一度、その装置がスタートアップされると、セレクタ708が切り換えられ、出力726をPPFAR702に経路指定し、定常状態動作を行う。

【0156】第2アドレス726を用いて、1次MBH 00 T701をドライブすることにより、1次MBHT70 50 る。

1は、最後に予測された対の前に2つのブランチをステーさせることができる。すなわち、1次MBHT701 はサイクルごとに2つの新しいブランチを予測する。第 1アドレス725を用いて2次MBHT711をドライブすることにより、2次MBHT711は、1ブランチだけ1次MBHT701より遅れる。

34

【0157】そのため、2次MBHT711の第1出力723は、前のサイクルからの1次MBHT701の第2出力722と一致すべきである。しかし、前のサイクルからの1次MBHT701の第2出力722は、そのサイクルの終りでPPFAR702にストアされた。そのため、比較器718は2次MBHT711の第1出力723からのアドレスと、PPFAR702のアドレスとをサイクルごとに比較する。

【0158】これらのアドレスが一致するか否かを比較器718が判定する限り、1次MBHT701は引き続き2重マルチプランチ予測装置をドライブする。特に、比較器718により、セレクタ709および710は、それぞれ、2重マルチプランチ予測装置700の出力725および726を経路指定する。上述したように、第1出力725を用いて2次MBHT711がドライブされることになり、第2出力726を用いて1次MBHT701をサイクルごとにドライブすることになる。

【0159】そのため、2次MBHT711の第1出力 723は、前のサイクルからの1次MBHT701の第 2出力722と一致すべきである。しかし、前のサイク ルからの1次MBHT701の第2出力722は、PP FAR702にそのサイクルの終りでストアされること に注意すべきである。そのため、比較器718は、2次 MBHT111の第1出力123からのアドレスと、P PFAR702のアドレスをサイクルごとに比較する。 【0160】これらのアドレスが一致するか否かが比較 器718により判定される限り、1次MBHT701は 2重マルチブランチ予測装置を引き続きドライブする。 特に、比較器718により、セレクタ709および71 0は、1次MBHT701からの出力721および72 2を、2重マルチブランチ予測装置700のそれぞれの 出力725および726に経路指定する。上述したよう に、第1出力125を用いて2次MBHT111をドラ イブすることになる。しかも、第2出力726を用いて 1次MBHT701を次のサイクルでドライブすること になる。

【0161】2つのアドレスが一致していないことが比較器718により判定された場合、2次MBHT711 は2重マルチプランチ予測装置を次のサイクルでドライ ブすることになる。特に、比較器718により、セレク タ709および710は2次MBHT711からの出力 723および724を、2重マルチプランチ予測装置7 00のそれぞれの出力725および726に経路指定す



わち、ブランチグループを実行して完了された任意のト リブルS1, S2, S3は、ブランチグループの実行直 後のサイクルで2重多重予測装置に送信されることにな

【0170】・ 規則3-1次MBHT705がミス(m iss)されたサイクルで2次MBHT711がヒット(hi t) される場合、2次MBHT711の出力がステージ ングされ、次のサイクルで命令をドライブする。

36

【0171】更新待ち行列の管理とMBHTの更新

規則4-重複エントリが更新待ち行列706,71 6に置かれるのを阻止するものと仮定する。例えば、1 次更新待ち行列106がトリプルABCを含み、しか も、トリプルABCの新しいコピーが更新待ち行列72 7に到達する場合、その新しいコピーは1次更新待ち行 列707に置かれない。これは、エントリABCが1次 保留予想待ち行列704にないとしても、その新しいコ ピーは1次更新待ち行列707に置かれない。

【0172】・ 規則5-プロセッサ203が2つのプ ランチグループを同時に実行すると、その結果、一般的 には、2つのトリプルが2重多重予測装置700に同時 に伝送される。更新待ち行列706、716がサイクル ごとに1つのトリプルのみを処理することができるもの と仮定し、しかも、第2トリプルを保持するバッファは ないものと仮定する。そして、2つのトリプルが同時に 到達した場合は、第1のトリプルは1次更新待ち行列7 06にのみ送信され、第2のトリブルは2次更新待ち行 列716にのみ送信される。

【0173】・規則6-名目上は、MBHT701,7 11がサイクルごとに探索され、しかも、探索と同時に 更新を行うことができない。そのため、更新待ち行列7 - 6, 716の更新が結局MBHT701, 711に置 かれることを保証するため、ミスした後のサイクルで1 つのサイクルに対して、更新に優先順位が与えられる。 【0174】保留予想待ち行列の管理

・規則7-トリプルS1,S2,S3が更新バス727 に到達し、かつ、保留予想待ち行列704,714の全 エントリと比較されると、少なくとも1つが保留予想待 ち行列704、714で一致した場合、最も古いエント リが削除され、そのエントリより古い全てのエントリは その待ち行列から削除される。

【0175】・規則8ープランチが不正確に予想された ことがプロセッサ203により発見されたとき、保留予 想待ち行列704、714のエントリは全て削除され る。

【O176】APPENDIX Aはサイクル(最初の56サイク ルのオペレーション) ごとの図6に示す2重多重予測装 置700のオペレーションを示す。2重多重予測装置7 00は、上記の規則を条件として、図2のプログラムを ランしている。右端のカラムは0から始まり、55まで クル直後のサイクルで実行されたとと考えられる。すな 50 のサイクルの番号を示す。残りのカラムには4つの主要

【0162】これが、2重マルチプランチ予測装置70 0の動作の基本的な記述である。テープルPMBHT7 01およびSMBHT711に共にパス(S1, S2, S3)727からのブランチグループトリブルの情報が ロードされる。

【0163】テーブルPMBHT701およびSMBH T711の更新は、1重マルチブランチ予測装置400 で説明したように行われる。非常に簡単に言うと、MB HT701、711が予測すると、その予測を保留予想 待ち行列704,714に記録する。実行されたトリプ 10・ ルがパス727に到達すると、それらのトリプルは保留 予想待ち行列706,716の予測されたトリブルと比 較される。実際のトリプルが予測されたトリプルと一致 しない場合、実際のトリプル更新待ち行列706,71 6に置かれる。更新待ち行列のエントリは遊休サイクル の間にMBHT701, 711に書き込まれる。

【0164】理論的には、MBHT701および711 が共に無限に大きい無限連想テーブルである場合で、し かも、全トリプルを完全かつ適正に受信しストアする場 合、2次MBHT711は必要ではない。実際には、M 20 BHT701および711は必ずしも一貫性のある情報 を含むわけではないので、予測されたストリームにダイ パーゼンスが生じる。

【0165】VI.<u>2重マルチプランチ予測機構の動作例</u> このセクションでは、図2に示すプログラムがランして いる間の図7に示す装置の動作を詳細に説明する。プロ グラムフローでは、図2において、アドレスB+ b のプ ランチ命令が最初の6回の反復でとられるが、その後は とられないものと仮定する。そして、実行されるブラン チグループは、ABCDEの6回の反復であり、その後 30 のABXYの複数回の反復である。

【0166】図6は、構成要素待ち行列の正確な動作 や、プロセッサバイプラインの正確な動作を伝える程詳 細ではないことに注意すべきである。これらの正確な作 業により、装置の動作の正確な方法を判定するので、作 業を指定することが必要である。言い換えると、待ち行 列は一般的に図6で参照され、しかも、特定のアプリケ ーションシステムのためにカスタマイズすることができ る。正確な規則のうちの任意の集合を指定することがで きる、しかも、正確な集合はその装置の一般的な動作を 40 変更することができる。しかし、基本的な発明は依然と して変わらない。

【0.16.7】説明のため、次の8つの規則が異なるカテ ゴリで用いられる。

【0168】プロセッサパイプラインの動作

規則1-プランチ命令が実行されたとき、その目標 アドレスが、そのプランチの実際の実行サイクルで命令 取り出しのためにステージングされる。

【0169】・ 規則2-プランチグループは実行サイ



な区分がある。カラムの第1のセットはスーパスカラブロセッサ203内のフローと、マルチポートキャッシュ内のフローを示す。アドレスステージのカラムは次のサイクルで取り出すためステージングされた命令アドレスを示す。キャッシュアクセスのカラムはそのサイクルの間に取り出されたブランチグループを示す。プロセッサオペレーションは2つのカラムに示す。すなわち、デコードおよび実行のカラムに示す。これらのカラムは対応するサイクルの間にデコードされ実行されるブランチグループを示す。というのは、上記規則5によれば、サイクルごとにENDOPするトリブルが2つ存在することができるからである。ENDOPトリブルは、上記規則3によれば、トリブルの最後のブランチグループの実行の後のサイクルで現れる。

【0177】カラムの残りの3つの区分は、2重マルチプランチ予測装置700内の資源を示す。それらの区分のうちの2つは1次MBHT701と2次MBHT711に対するものである。これら2つの区分の間の比較器のカラムは、2次MBHT711の第1出力と、PPFAR702の内容とを比較したときの比較器718(図6に示す)のオペレーションを示す。PPFAR702は名目上は前のサイクルからの1次MBHT701の第2の出力を含む。

【0178】各MBHT701,711のオペレーションは1つのMBHTに対して7つのカラムで詳細に示す。それらのカラムのうちの第1のカラムはPFAR702,712であり、MBHT701,711を探索するのに用いるアドレスを示す。次の2つのカラム、すなわち、BG1 721、723と、BG2 722,724は、PFAR702,712の内容を用いて、MBHT701,711を探索した結果の2つの出力である。出力721,722,および723,724は、それぞれ、PFAR702,712をロードした後のサイクルで利用可能である。残りの4つにカラムは4つの待ち行列704,706,714,716のオペレーションを示す。

【0179】保留予想待ち行列704,714と、更新待ち行列706,716に対して、待ち行列に置かれるエントリを示す待ち行列化カラムと、待ち行列から離れ 40るエントリを示す待機解除カラムがある。典型的には、対応するMBHT701,711出力が現れるサイクルで、トリブルがプロセッサ203でENDOPすると、保留予想待ち行列704,714からの一致したエントリの待機が同一のサイクルで解除される。一致したエントリがない場合、ENDOPトリブルが上記規則5により更新待ち行列706,716に待ち行列化される。すなわち、MBHT701,711ごとに1つのトリブルが待ち行列化される。50

【0180】MBHT701,711が更新を受け取ると、更新が行われる同一のサイクルで、対応するエントリが保留予想待ち行列704,714から待機解除される。ENDOPトリブルが受信されたとき、MBHT701,711が運休状態である場合、そのトリブルは、MBHT701,711が更新されると、効率的に、同時に待ち行列化されかつ待機解除される。このことは、APPENDIX Aの待ち行列化カラムおよび待機解除カラムに共にトリブルをカッコで囲んで示す。例えば、APPENDIX Aの2次更新待ち行列カラムのサイクル#7を参照されたい。

【0181】この例のフローでは、プログラムの第1プランチグループには開始アドレスAがある。そのフローは命令取り出しを述べたサイクル#0で命令アドレスAから開始される。また、ステージングを行って命令を取り出すアドレスを用いて、1次MBHT701を探索し、サイクル#0でPPFAR702にアドレスAがロードされる。この例では、MBHT701,711は、共に、MBHT701,711内の有効なエントリから開始されないものと仮定する。

【0182】サイクル#1にて、キャッシュがアクセスされ、ついで、アドレスAのプランチグループが取り出される。また、1次MBHT701の出力は利用可能になる。MBHT701は空であるので、探索してもミスする。PBG1 721およびPBG2 722カラムを参照されたい。ミスがない場合は、マルチプランチ予測装置700は命令取り出しのドライブを開始せず、しかも、適正なパイプラインのフローは比較的遅く処理されなければならない。

【0183】サイクル#2にて、ブランチグループAがデコードされ、サイクル#3にて、そのブランチグループAがブロセッサ203により実行される。上記規則3により、Aのサイクルのうちの実行にて、すなわち、サイクル#3にて、BがAの後継者になることが分かる。そのため、Bというアドレスはアドレスステージに置かれ、しかも、サイクル#3にてPPFAR702にロードされる。

【0184】MBHT701,711が依然空であるので、BはAの場合と全く同一の方法でパイプラインを通過する。1つの例外は、Bがサイクル#6にて実行し、その後継者がCとなると、そのラン(run)の第1のトリブルを表すことである。すなわち、系列ABCが発見される。そのため、上記規則2により、トリブルABCがサイクル#7のENDOPで現れる。これが唯一のENDOPトリブルであるので、規則5と関係がなく、しかも、トリブルABCはサイクル#7にMBHT701,711に送信される。

【0185】前のサイクルでアドレスCに対して探索が ステージングされるので、1次MBHT701がサイク 50 ル#7にてビジーであることに注意すべきである。そのた





め、到達トリブルABCはサイクル#7にて1次更新待ち行列706に置かれる。1次探索はサイクル#7にてステージングされないので、1次MBHT701がサイクル#8にて更新に対して利用可能になる。出力カラムは"Update-ABC"とサイクル#8にてラベルが付され、更新アクティビティを示す。ABCは、更新が行われるとき、更新待ち行列から待機解除されことに注意すべきである。また、規則6により、サイクル#7にてミスがあるので、サイクル#7にて、PPFAR702がロードされた場合、その更新に探索より優位の優先順位が与えられることに注意すべきである。

【0186】2次MBHT711に対する探索が1次MBHT701のnビットに対してのみ生成され、しかも、1次ヒットがないので、2次MBHT711はサイクル#7にて遊休状態である。そのため、到達トリブルABCは直ちに2次MBHT711にサイクル#7にてでUpdate-ABCでとラベルが付され、更新を示す。また、上述したように、トリブルABCはカッコで囲んで、同時に2次更新待ち行列116に待ち行列化されかつ待機解除されることを示す。このような表記を用いて、エントリABCはそのサイクルの終りに待ち行列にはないが、エントリがその待ち行列にとどまるべきか否かを判定するサイクルの間、その待ち行列はビジーであることを伝える。

【0187】ブランチグループを実行し、ENDOPトリプルを用いてMBHT701,711を更新することは、サイクル#15 まで、同一の方法で継続される。サイクル#15 では、ブランチグループA,B,C,D,およびEが全て実行され、トリプルABC,BCD,およびCDEが発見され、両テーブルにエンタされる。サイクル#15 では、Eが実行されると、Eの後継者としてAが発見される。アドレスAがステージングされて命令取り出しが行われ、しかも、このサイクルで、PPFAR702にロードされる。

【0188】このとき、アドレスAを用いて1次MBH T701を探索することにより、サイクル#16 でヒット し、しかも、その出力がそれぞれBおよびCになる。こ のヒットは上述したサイクル#8にてトリブルABCをス トアした結果である。そのヒットにより、アドレスBお よびCがステージングされ、命令取り出しが行われ、ア ドレスCがPPFAR702にロードされ、アドレスB がサイクル#16 にてSPFAR712にロードされる。 また、そのヒットは、系列ABCが来る(upcoming)とい う予想が行われることを表す。そのため、トリブルAB Cが1次保留予想待ち行列704に置かれる。

【0189】サイクル#17にて、1次MBHT701がアドレスCを用いて探索された結果は、出力対DおよびEである。これらのアドレスはステージングされ、次の命令を取り出し、しかも、トリブルCDEが1次保留予想待ち行列704に待ち行列化される。2次MBHT7

11をアドレスBを用いて探索した結果は、出力対CおよびDである。第1出力CはPPFAR702の内容(Cである)と比較されるが、訂正アクションは行われない。PPFAR702にEがロードされ、しかも、PFAR712にDがロードされる。

40

【0190】トリプルEABはまだ生じていないので、 1次MBHT701がアドレスEにて探索した結果、サ イクル#8にてミスが生じる。これは、1次更新待ち行列 706のトリプルDEAが、規則6により、サイクル#1 9 にて1次MBHT701にエンタされることを保証す る。アドレスDでの2次MBHT701を探索すること により、出力対EおよびAが生じる。1次ミスがあるの で、2次テーブルの出力を用いて、規則3により、命令 取り出しをドライブする。2次テーブルは、命令取り出 しの前に、1つのプランチグループのみをステー(stay) するので、単一の取り出しAのみがサイクル#18 にてス テージングされ、AはPPFAR702にロードされ る。規則6により行われる更新に起因して、Aでの探索 が1サイクルだけ遅延されるので、Aはこのサイクルに てPPFAR712にカッコで囲んで示されることに注 意すべきである。

【0191】サイクル#19 にて、プロセッサ203はプランチグループの第1同時対、すなわち、BおよびCを実行する。1次MBHT71はトリプルDEAを用いて更新され、PPFAR702は引き続きアドレスAを保持する。2次MBHT711が遊休状態にあるので、2次MBHT711がこのサイクルでENDOPすると、更新するため直ちにトリプルFABを受け取る。1次MBHTがトリプルDEA更新中であるので、新しく到達30 したトリプルEABが更新待ち行列706,716に待ち行列化される。

【0192】サイクル#20にて、2つのトリプルABC およびBCDは同時にENDOPする。第1トリプルABCは1次MBHT701に送信され、しかも、第2トリプルBCDが規則5により2次MBHT711に送信される。1次MBHT701にて、トリプルABCが保留予想待ち行列204で発見される。トリプルABCは1次MBHT701が既にトリプルの知識を有することを示す。その結果生じるアクションは、規則7により、40 ABCの1次保留予想待ち行列704での待機が解除される。同様に、2次MBHT711にて、トリプルBCDが保留予想待ち行列714にて発見される。トリプルBCDは2次MBHT711が既にトリプルの知識であ

【0193】サイクル#21にて、2つのトリブルCDE およびDEAは同時にENDOPする。サイクル#20で のアクションと同様のセットが生じ、その結果、CDE の保留予想待ち行列での待機が解除され、しかも、DE

される。

ることを示す。その結果生じるアクションは規則 7 によ

りBCDの2次保留予想待ち行列714での待機が解除



Aの2次保留予想待ち行列711での待機が解除され る。アドレスAがサイクル#21 にてPPFAR702に ロードされる。

【0194】サイクル#22 にて、アドレスEでの1次M BHT701を探索した結果はミスである。ENDOP トリプルEABがサイクル#19 にて生じ、しかも、更新 待ち行列7.06に存在するが、1次MBHT701はサ イクル#15 から充分に利用され、しかも、EABの更新 はまだ行われないことに注意すべきである。したがっ て、1次MBHT701はアドレスEでミスする。規則 6は更新が次のサイクルで行われることを保証すること に注意すべきである。これは、規則6を有するからか、 あるいは規則6のようなものを有するからである。

【0195】サイクル#23 にて、1次MBHT701が EABを用いて更新される。このサイクルから後は、5 つのトリプルABC、BCD、CDE、DEA、および EABが両テーブルにより示され、命令取り出しが定常 状態に到達する。マルチプランチ予測装置700は次の 11サイクルの間にサイクルごとに2つの取り出しを正 常に開始し、しかも、プロセッサはサイクル#27-#34 の 20 する。 間にサイクルごとに2つのプランチグループを実行す

【0196】サイクル#34にて、ブランチグループの第 7実行が生じ、しかも、今度は、後継者がXになるが、 最初の6つの実行の場合のようにCではない。これは不 正確なプランチ予測を表し、パイプラインがサイクル#3 5 にてリスタートされる。

【0197】アドレスXのステージングを行い命令取り 出しを行い、パイプラインの残りをクリアし、保留予想 待ち行列704, 714をクリアし、しかも、MBHT 701, 711の出力721, 722, 723, 724 を抑制することにより、サイクル#35 のリスタートが行 われる。この抑制は、APPENDIX Aの出力をカッコが囲む ことにより表される。パイプラインは系列A、B、X、 Y等の処理を開始し、ついで、2つのMBHT701, 711が結局新しいトリブルを用いて更新される。

【0198】注目すべき点はサイクル#42 である。この サイクルでは、1次MBHT701は、AがBおよびC の後にくることを忘れない。Cは最早実際の系列の一部 ではないことに注意すべきである。しかしながら、命令 40 取り出しはCのためにステージングされ、しかも、PP FAR702にCがロードされる。一方、SPFAR7 12にBがロードされる。

【0199】サイクル#43 にて、2次MBHT711は Bの後にXおよびYが来ることを示す。比較器718は ダイパーゼンスを検知し、2次MBHT711出力72 3, 724に従って命令取り出しをリダイレクトする同 一のダイバーゼンスが再びサイクル#48 にて検知される ことに注意すべきである。これは、実際のトリプルAB Xがまずサイクル#35 にてトリプル対の第2トリプルと 50

してENDOPされるからである。規則5による待ち行 列の帯域幅制限により、このトリプルを1次MBHT7 01に送信することができない。トリプルABXはまず 1次MBHT701にサイクル#46 にて伝送されるが、 1次MBHT701がビジーであるので、APPENDIXのこ

のトリプルを用いて更新されることはない。

42

【0200】1次MBHT701はサイクルごとに前も って2つのプランチグループを予測するので、しかも、 系列A、B、X、およびYが4つのプランチグループを 含むので、1次MBHT701は第2のリダイレクショ ンの後にトリプルABXについて知る必要はない。サイ クル#48 から先、1次MBHT701がアドレスYおよ びBでのみ探索されるが、このフローで、1次MBHT 701が再びトリプルBAXに遭遇することはない。

【0201】サイクル#48 から先は、再び、命令取り出 しが、サイクル当たり2つのプランチグループの定常状 態レートでヒットする。サイクル#51 から先は、プロセ ッサ実行はサイクル当たり2つのプランチグループの定 常状態レートでヒットする。以上でこの例の説明を終了

【0202】以上、本発明の実施例を説明したが、本発 明の精神および範囲を逸脱することなく、種々の変更を 行えることは当業者にとって当然である。

[0203]

【表1】

APPENDIX

表 2	\$3	表 4
表5	& 6	表7

[0204] 【表 2】



クロック	ス	スーパスカラ プロセッサ 203								
サイクル	命令	取り出し	プロ・	セッサ	ENDOP トリプル					
	アドレス ステータ		77-F	実行	}97# 1	トリプル 2				
0	A	-	-	-	•	-				
1 2	-	A	- A	-	-	_				
3	В	-	-	A	_	_				
4	-	В	_	•	-	<u>.</u> :				
5	-	-	В	-	-	-				
6	C	_	-	В	-	•				
7	- с		-	- .	ABC	-				
8	-	-	C	-	-	-				
9 10	D	-	-	C	-	-				
10		D		-	BCD	-				
11	-	-	D	-	_	•				
12	E	-	-	D	-	-				
13 14	-	E _	-	-	CDE	-				
15	A	<u>.</u>	E	E	-	-				
	•			E						
16	B, C	A	-	-	DEA	-				
17	D, E	B, C	Å	-	- .	-				
18	A	D, E	B,C	A	-	-				
19	-	A	D, E	B,C	EAB	- '				
20	B, C	· -	A	D, E	ABC	BCD				
21	D, E	B,C	-	A	CDE	DEA				
22	A		B,C	-	ÉAB	-				
23	- -		D, E	B, C	-	-				
24	B.C		A	-		BCD				
25	D, E	B, C	<u>-</u>	A	CDE	DEA				

【0205】 【表3】

10

20

30



1次MBHT 701									
	出	カ	保留于想 704		更新侍· 708				
PPFAR 702	PBG1 PBG2 721 722		待ち行列化	待機解除	持ち行列化	特機解除			
A	-	-	•	<u>.</u>	-	•	718		
-	miss	miss	•	_	-	-	-		
-	-	· -	-	- ·	-	-	-		
В	-	-	-	-	-	-	-		
-	.miss	miss	-	-	-	- ·	-		
•	-	<u>-</u>		. -	-	-			
C	-	-	-	-	_	-	-		
-	miss	miss	-	<u>-</u>	ABC	-			
-	updat	e-ABC	- · ·	- '	- ·	ABC	-		
D	-	-	-	-	-	- .	-		
-	miss	miss	-	-	BCD	-	-		
-	updat	e-BCD	_	_	_	BCD	- .		
E		-	-	-	-	-	-		
-	miss	miss		-	CDE	-	-		
-	updat	e-CDE	-	-		CDE	-		
,A	-	-	-	-	-	-	-		
C	В	С	ABC	-	DEA	-	-		
É	D	E .	CDE	-		DEA	C=C		
(A)	miss	miss	-	-	-	-	E=E		
A	updat	e-DEA	· -	-	EAB	DEA	-		
C	B	C	ABC	ABC	-	-	-		
E	D	E	CDE	CDE	•	-	C=C		
(A)	miss	miss	-	-	(EAB)	- • [E=E		
A	updat	e-EAB	-	•	•	EAB	-		
С	В	C	ABC .	ABC	-	-	-		
E	D	E	CDE	CDE	-	-	C=C		

[0206]



2次MBHT 711									
	出	カ	保留予想 714		更新待ち行列 716				
SPFAR 712	SBG1 723	SBG2 724	待ち行列化	待機解除	持ち行列化	待機解除			
-	•	•	-	•	-	-			
-	-	-	-	•	-	•			
-	-	-	_	_	_	_			
_	-	<u>-</u>	<i>-</i>	-	-	-			
		-							
		_		_	_				
_	update-ABC				(ABC)	(ABC)			
, -		•	•	• •	-	-			
-	-	•	-	-	-	-			
~	updat	e-BCD	-	-	(BCD)	(BCD)			
-	-	-	-	-	-	-			
-	-	-	-	•	-	-			
	updat	e-CDE	•	-	(CDE)	(CDE)			
-	•	•	-	-	-	-			
-			<u></u>	<u> </u>	<u>-</u>				
В	updat	e-DEA	-	-	(DEA)	(DEA)			
D	C	D.	BCD	-	-	-			
-	E	Å	DEA	-	- .	-			
-	updat	e-EAB	-	-	(EAB)	(EAB)			
В	-	-	-	BCD	<u> </u>	-			
D	С	D	BCD	DEA	_				
-	E	A	DEA	-	EAB	- [
-	-	-	•	-	•	-			
В	-	•	•	BCD	-	-			
D .	C	D	BCD	DEA	~	• `			

【0207】 【表5】

ľ	0	2	0	8	1
ľ	表	6	1		

•								
\cdot	26	A,B	D, E	B, C	_	EAB	_	
1	27	C,D	A, B	D, E	B,C	-	_	
1	28	E, A	C, D	A, B	-	ABC	BCD	,
İ	29	B, Ċ	E, A	C, D	-		DEA	
1	30	D, E	B, C	E, A	C, D	EAB	ABC	
ŀ		+	·					4
İ	31	A, B	D, E	B, C	E, A	BCD	CDE	-
۱	32	C.D	A, B	D, E	B,C	DEA	EAB	1
İ	33	E, A	C, D	A, B	D, E	ABC	BCD	1
ı	34	B, C	E, A	C, D	A, B	CDE	DEA	ı
	35	Х	clear	clea	r clea	r EAB	ABX	
Γ	36	1.	Х					1
1	37	-		X	_		_	1
	38	Y	_	-	X		_	ı
ŀ	39	-	Y	_	`	BXY	_	I
ŀ	40	-	-	Y	Y -		_	١
H		┿						4
	41	A	- :	-	Y	-	-	l
	42	B, C	A	-	-	XYA	-	1
	43	X,Y	B, (C)	A.		-	-	1
•	44	-	X, Y	В	Á	-	-	I
4	15	-		X, Y	В	YAB	-	
4	16	A	- a	·_ ·	X, Y	ABX		1
	17	B, C	A	_,	Λ, I	BXY	-	l
	18	X, Y	B, (C)	A	_	דעת	XYA	
,	9	A, B	X, Y	В	A	-	_	ĺ
	10	X, Y	A, B	X, Y	B	YAB	-	
		ļ		٠, .	<u>.</u>	400		
5	1	A, B	X, Y	A, B	X,Y	ABX	_	
5	2	X, Y	A, B	X, Y	A, B	BXY	XYA .	
5	3	A, B	X, Y	A, B	X, Y	YAB	ABX	
5	4	X, Y	A.B	X, Y	A, B	BXY	XYA	
5	5	A, B	X, Y	A, B	X, Y	YAB	ABX	
_				-• -				

	31						52
В	A	В	EAB	-	(EAB)	-	E=E
D	C	D	BCD		-		B=B
Α	E	A	DEA	ABC	-	-	D=D
c	В	С	ABC	CDE	-	-	A=A
Ε	D	E	CDE	EAB	-	-	C-C
<u> </u>					·		
В	A	В	EAB	BCD	-	-	E=E
D	C	D	BCD	DEA	. -	-	B=B
A	E	A	DEA	ABC	-	-	D=D
C	В -	C	ABC	CDE	-	-	A≠A
X	(D)	(E)	clear	clear	(EAB)	-	-
_	miss	miss	_	-	_	_	_
-	-	_	-	_	-	-	-
Y	-	_	_	-	-	-	-
-	niss	miss		-	BXY	· -	-
-	updat	te-BXY	-	·	-	BXY	-
A	_	_		_	_	-	-
c	В	С	ABC	-	XYA	-	-
Y	(D)	(E)	CDE	-	-	-	X≠C
-		miss		_	-	-	-
-		te-XYA	-	-	YAB	XYA	- '
Α	undat	te-YAB	clear	clear	ABX	YAB	-
C	В	C	ABC	-	BXY	-	-
Y	(D)	(E)	-	-	-	-	X≠C
В	A	В	UAB	_	-	-	-
Y.	X	Y	BXY	YAB	-	-	B=B
y .	A	В	YAB	_	(ABX)	-	Y=Y
В	A	В	YAB	BXY	-	-	B=B
Y	X	Ÿ	BXY	YAB	_	-	B=B
В	A	В	YAB	YAB	_	-	Y-Y
Y	X	Ÿ	BXY	BXY	_	-	B=B
l		. <u>-</u>					

[0209]

【表7】

- 33				•		04
A	E	Λ	DEA	-	(EAB)	•
С	B C ABC		ABC	-	•	-
E	D	E	CDE	BCD	-	•
В	Å	В	EAB	DEA	•	-
D	C	D	BCD	ABC	-	- .
			•			
A	. E	A	DEA	CDE	-	.
C	В	C	ABC	EAB	-	•
E	D	E	CDE	BCD	-	-
В	Å	В	EAB	DEA	-	•
-	(C)	(D)	clear	clear	ABX	-
_	upda	te-EAB	_			EAB
-	_	te-ABX	-	-	-	ABX
-	•	-	•		-	-
_	upda	te-BXY	(BXY)	(BXY)		
-	-	-	-	-	- []	-
_						
В	_		_	_	_	_
-	X	Y	BXY	_	XYA	_
		te-XYA	-		, AIA	XYA
_		te-YAB	_	· <u> </u>	(YAB)	(YAB)
	upua	re-IVD			(IAD) .	(1710)
-	upda	te-ABX	•	-	(ABX)	(AEX)
В	-	te-XYA	•	-	(XYA)	(XYA)
-	X	Y.	BXY	-	· · •	•
A	-	-	-	-	-	
X	B	X	ABX	-	YAB	•
A	Y	A	XYA	ABX	_	
A	В	X	ABX	XYA	•	-
	В	X	ABX	ABX	_	•
X						
X A			XYA	XYA	-	
X A X	Y B	A X	XYA ABX	XYA ABX	-	-

[0210]

【発明の効果】以上説明したように、本発明によれば、 上記のように構成したので、同時予測を行うことができ る。

【図面の簡単な説明】

【図1】スーパスカラープロセッサを示すプロック図である。

【図2】分岐グループの系列と、分岐グループトリプル を含むプログラムの一例を示す図である。

【図3】1重多重分岐予測装置を示すブロック図である。

【図4】 n 重多重分岐予測装置を示すプロック図である。

【図5】多重予測装置の論理フローを示すフローチャー

トである。


【図6】2重多重分岐予測装置を示すプロック図である。

【図7】 4ステージパイプラインにおける仮想上の命令 フローを示す図である。

10 【符号の説明】

- 201 マルチプランチ予測装置
- 202 マルチポートキャッシュ
- 203 スーパスカラプロセッサ
- 204 プランチ完丁待ち行列
- 211 命令アドレス
- 212 プランチグループ
- 213 完了したプランチ
- 214 アドレスパス

【図1】




【図7】

	†49 ₽																		
	. 1		2		3		4		5		6		7	8	9	10		11	
DEC	11	l	12	1	13	-	14	1	BR			1		TARG	J1	J2		13	
AGEN		1	11	1	12	1	ß		14	1	BR	1			TARC	11	1	J2	١
CACHE		-		1	11	1	12	1	13	I	14	1	BR	1	1	TARC	;	J1	١
EXEC		1		1		1	11	1	12	1	13	١	14	BR			τ	ARG	١

[図2]

シンボリック	プログラム	プランチグループの
アドレス	* *	実行されたトリプル
7 A A A D D X X B B B E E E Y Y Y C	Instr AO Instr AO Instr DO Instr DO Instr D1 Instr XO Instr XO Instr B1 If <cond> Go To C Go To X Instr EO Instr E1 Instr YO Instr YO Instr YO Instr Y1 Instr YO Instr Y1 Instr CO Instr C1 Instr C1 Instr C1</cond>	ABCDEABCDEABCDEABXYABXYABXYABCDEABCO ABCDEABCDEABCDEABXYABXYABXYABCDEABC
C+n _c -1	Go To D	•



:

【図4】

【図5】

【図6】

フロントページの続き

(72)発明者 ヨシュア ウィルソン ナイト アメリカ合衆国 10547 ニューヨーク州 モヒーガン レイク サガモア アベニ ュ 3490

(72)発明者 ジェイムズ ハーパート ポメレン アメリカ合衆国 10514 ニューヨーク州 チャパックァ ノース ベッドフォード ロード 403 (72)発明者 トーマス アール. プザック アメリカ合衆国 06877 コネチカット州 リッジフィールド スクールハウス プ レイス 9